大学学习资料：数字电路实验指导书编辑版2010

1、数字电路实验指导书编辑版数字电路实验安排实验一（2学时） 基本逻辑门逻辑实验实验二（2学时） TTL、HC和HCT器件的参数测试实验三（2学时 三态门实验实验四（2学时） 全加器构成及测试实验五（2学时） 触发器实验实验六（2学时） 简单时序电路实验七（2学时） 计数器实验八（2学时） 555时基电路及其应用实验九（2学时） 自选实验目 录1、使用要求及注意事项2、数字电路基本知识13、基本实验实验一基本逻辑门逻辑实验5实验二 TTL、HC和HCT器件的电压传输特性7实验三 三态门实验11实验四 数据选择器和译码器14实验五 全加器的构成及测试16实验六 组合逻辑中的冒险现象19实验七 触发器

2、20实验八 简单时序电路24实验九 计数器31实验十 四相时钟分配器35实验十一555时基电路及其应用38实验十二A/D转换器实验43实验十三D/A转换器实验464、综合性实验实验一多路智力竞赛抢答器设计50实验二数字钟电路设计535、附录 常用实验器件引线图56注：其它实验项目可根据教学要求自拟实验内容、步骤、方法。1、实验要求及注意事项1、实验前必充分预习实验内容，做到思路清晰，实验任务明确。2、实验时认真阅读实验指导书，按电路原理图正确连接实验导线，仔细检查无误，方可通电实验。3、实验中多注意观察，如有元器件冒烟、发烫或有异味等应立即关断电源，报告实验老师，待找出原因、排除故障后才能重新

3、实验。4、实验中须更改连线，必须切断电源后才能进行。5、实验中应仔细观察实验现象，认真记录实验结果、数据、波形、分析正确与否。6、实验结束关闭电源，拔除电源插头，并将仪器设备、工具、导线等按规定整理好。2、数字电路实验基本知识一、 数字集成电路封装中、小规模数字IC中最常用的是TTL电路和CMOS电路。TTL器件型号以74（或54）作前缀，称为74/54系列，如74LS10、74LS181、54S86等。中、小规模CMOS数字集成电路主要是4XXX/45XX（X代表09的数字）系列，高速CMOS电路HC（74HC系列），与TTL兼容的高速CMOS电路HCT（74HCT系列）。TTL电路与CMO

4、S电路各有优缺点，TTL速度高，CMOS电路功耗小、电源范围大、抗干扰能力强。由于TTL在世界范围内应用很广，所以在数字电路教学实验中，我们主要使用TTL74系列电路作为实验用器件，采用单一+5V作为供电电源。6 5 4 3 2 144 43 42 41 407891011121314151617393837363534333231302918 19 20 21 22 23 24 25 26 27 28数字IC器件有多种封装形式。为了教学实验方便，实验中所用的74系列器件封装选用双列直插式。图1是双列直插封装的正面示意图。双列直插封装有以下特点：1234567141312111098图1 DI

5、P双列直插式封装图 图2 PLCC封装图1、从正面（上面）看，器件一端有一个半圆的缺口，这是正方向的标志。缺口左边的引脚号为1，引脚号按逆时针方向增加。图1中的数字表示引脚号。双列直插封装IC引脚数有14、16、20、24、28等若干种。2、双列直插器件有两列引脚。引脚之间的间距是2.54毫米。两列引脚之间的距离有宽（15.24毫米）、窄（7.62毫米）两种。两列引脚之间的距离能够少做改变，引脚间距不能改变。将器件插入实验板上的插座中去，从插座中拔出时要小心，不要将器件引脚搞弯或折断。3、74系列器件一般左下角的最后一个引脚是GND，右上角的引脚是VCC 。例如，14引脚器件引脚7是GND，引

6、脚14是VCC ；20引脚器件引脚10是GND，引脚20是VCC 。但也有一些例外，例如16引脚的双JK触发器74LS76，引脚13（不是引脚8）是GND，引脚5（不是引脚16）是VCC 。所以使用集成电路器件时要先看清它的引脚图，找对电源和地，避免因接线错误造成器件损坏。 数字电路综合实验中，使用的复杂可编程逻辑器件EPM7032是44引脚的PLCC（Plastic Leaded Chip Carrier）封装，图2是封装正面图。器件上的小圆圈指示引脚1，引脚号按逆时针方向增加，引脚2在引脚1的左边，引脚44在引脚1的右边。EPM7032有多个电源引脚号、地引脚号，器件的缺角要对准插座的缺角

7、。PLCC封装器件管脚较多拔出时应更加小心，可以使用专门的起拔器，也可以使用镊子从对角缝隙轻轻拔出。 实验设备上的接线端上的接线采用自锁紧插头、插孔（插座）。使用自锁紧插头、插孔接线时，首先把插头插进插孔中，然后将插头按顺时针方向轻轻一拧则锁紧。拔出插头时，首先按逆时针方向轻轻拧一下插头，使插头和插孔之间松开，然后将插头从插孔中拔出。不要使劲拔插头，以免损坏插头和连线。必须注意，不能带电插、拔器件。插、拔器件只能在关断电源的情况下进行。三、数字电路测试及故障查找、排除 设计好一个数字电路后，要对其进行测试，以验证设计是否正确。测试过程中，发现问题要分析原因，找出故障所在，并解决它。数字电路实验

8、也遵循这些原则。1、数字电路测试 数字电路测试大体上分为静态测试和动态测试两部分。静态测试指的是，给定数字电路若干组静态输入值，测试数字电路的输出值是否正确。数字电路设计好后，在实验台上连接成一个完整的线路。把线路的输入接逻辑开关输出，线路的输出接逻辑状态指示灯，按功能表或状态表的要求，改变输入状态，观察输入和输出之间的关系是否符合设计要求。静态测试是检查设计是否正确，接线是否无误的重要一步。在静态测试基础上，按设计要求在输入端加动态脉冲信号，观察输出端波形是否符合设计要求，这是动态测试。有些数字电路只需进行静态测试即可，有些数字电路则必须进行动态测试。一般地说，时序电路应进行动态测试。2、数

9、字电路的故障查找和排除 在数字电路实验中，出现问题是难免的。重要的是分析问题，找出出现问题的原因，从而解决它。一般地说，有四个方面的原因产生问题（故障）：器件故障、接线错误、设计错误和测试方法不正确。在查找故障过程中，首先要熟悉经常发生的典型故障。（1）器件故障器件故障是器件失效或器件接插问题引起的故障，表现为器件工作不正常。不言而喻，器件失效肯定会引起工作不正常，这需要更换一个好器件。器件接插问题，如管脚折断或者器件的某个（或某些）引脚没插到插座中等，也会使器件工作不正常。对于器件接插错误有时不易发现，需仔细检查。判断器件失效的方法是用集成电路测试仪测试器件。需要指出的是，一般的集成电路测试

10、仪只能检测器件的某些静态特性。对负载能力等静态特性和上升沿、下降沿、延迟时间等动态特性，一般的集成电路测试仪不能测试。测试器件的这些参数，须使用专门的集成电路测试仪。（2）接线错误接线错误是最常见的错误。据有人统计，在教学实验中，大约百分之七十以上的故障是由接线错误引起的。常见的接线错误包括忘记接器件的电源和地；连线与插孔接触不良；连线经多次使用后，有可能外面塑料包皮完好，但内部线断；连线多接、漏接、错接；连线过长、过乱造成干扰。接线错误造成的现象多种多样，例如器件的某个功能块不工作或工作不正常，器件不工作或发热，电路中一部分工作状态不稳定等。解决方法大致包括：熟悉所用器件的功能及其引脚号，知

11、道器件每个引脚的功能；器件的电源和地一定要接对、接好；检查连线和插孔接触是否良好；检查连线有无错接、多接、漏接；检查连线中有无断线。最重要的是接线前要画出接线图，按图接线，不要凭记忆随想随接；接线要规范、整齐，尽量走直线、短线，以免引起干扰。（3）设计错误设计错误自然会造成与预想的结果不一致。原因是对实验要求没有吃透，或者是对所用器件的原理没有掌握。因此实验前一定要理解实验要求，掌握实验线路原理，精心设计。初始设计完成后一般应对设计进行优化。最后画好逻辑图及接线图。（4）测试方法不正确如果不发生前面所述三种错误，实验一般会成功。但有时测试方法不正确也会引起观测错误。例如，一个稳定的波形，如果用

12、示波器观测，而示波器没有同步，则造成波形不稳的假象。因此要学会正确使用所用仪器、仪表。在数字电路实验中，尤其要学会正确使用示波器。在对数字电路测试过程中，由于测试仪器、仪表加到被测电路上后，对被测电路相当于一个负载，因此测试过程中也有可能引起电路本身工作状态的改变，这点应引起足够注意。不过，在数字电路实验中，这种现象很少发生。 当实验中发现结果与预期不一致时，千万不要慌乱。应仔细观测现象，冷静思考问题所在。首先检查仪器、仪表的使用是否正确。在正确使用仪器、仪表的前提下，按逻辑图和接线图逐级查找问题出现在何处。通常从发现问题的地方，一级一级向前测试，直到找出故障的初始发生位置。在故障的初始位置处

13、，首先检查连线是否正确。前面已说过，实验故障绝大部分是由接线错误引起的，因此检查一定要认真、仔细。确认接线无误后，检查器件引脚是否全部正确插进插座中，有无引脚折断、弯曲、错插问题以及实验板器件插接端与引出端是否有断路或旁接现象。确认无上述问题后，取下器件测试，以检查器件好坏，或者直接换一个好器件。如果器件和接线都正确，则需考虑设计问题。3、基本实验实验一 基本逻辑门逻辑实验一、实验目的1、掌握TTL与非门、与或门和异或门输入与输出之间的逻辑关系。2、熟悉TTL中、小规模集成电路的外型、管脚和使用方法。二、实验所用器件和仪表1、二输入四与非门74LS00 1片2、二输入四或非门74LS28 1片

14、3、二输入四异或门74LS86 1片三、实验内容1、测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系2、测试二输入四或非门74LS28一个或非门的输入和输出之间的逻辑关系3、测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系四、实验提示1、将被测器件插入实验箱上的14脚插座中。2、将器件的引脚7与实验箱的“地（GND）”连接，将器件的引脚14与实验箱的+5V连接。3、用实验箱的逻辑开关输出作为被测器件的输入。按入或弹出逻辑开关，则改变器件的输入电平。4、将被测器件的输出引脚与实验箱上的逻辑状态显示灯连接。指示灯亮红色表示输出电平为1，指示灯亮绿色表示输出电平为

15、0。五、实验接线图及实验结果 74LS00中包含4个二与非门，74LS28中包含4个二或非门，74LS86中包含4个二异或门，下面各画出测试第一个逻辑门逻辑关系的接线图及测试结果。测试其它逻辑门时的接线图与之类似。测试时各器件的引脚7接地，引脚14接+5V。图中的K1、K2是逻辑开关输出，LED0是逻辑状态显示灯。1、测试74LS00逻辑关系接线图及测试结果输 入输 出引脚1引脚2引脚3LLLHHLHH图1.1 测试74LS00逻辑关系接线图 表1.1 74LS00真值表2、测试74LS28逻辑关系接线图及测试结果输 入输 出引脚1引脚2引脚3LLLHHLHH 图1.2 测试74LS28逻辑关

16、系接线图 表1.2 74LS28真值表3、测试74LS86逻辑关系接线图及测试结果输 入输 出引脚1引脚2引脚3LLLHHLHH图1.3 测试74LS86逻辑关系接线图 表1.2 74LS86真值表六、实验数据处理及总结1、分别测试三个门的逻辑关系，整理实验数据，分析实验结果。 2、分析实验中出现的问题的原因。实验二TTL、HC和HCT器件的参数测试一、实验目的1、掌握TTL、HCT和HCT器件的传输特性。2、熟悉万用表的使用方法。二、实验所用器件和仪表1、六反相器74LS04 1片2、六反相器74HC04 1片3、六反相器74HCT04 1片4、万用表三、实验说明非门的输出电压VO与输入电压

17、VI的关系VOf(VI)叫做电压传输特性，也叫做电压转移特性。它可以用一条曲线表示，叫做电压传输特性曲线。从传输特性曲线可以求出非门的下列参数：1、 输出高电平（VOH）。2、 输出低电平（VOL）。3、 输入高电平（VIH）。4、 输入低电平（VIL）。5、 门槛电平（VT）。四、实验内容1、测试TTL器件74LS04一个非门的传输特性。2、测试HC器件74HC04一个非门的传输特性。3、测试HCT器件74HC04一个非门的传输特性。五、实验提示1、注意被测器件的引脚7和引脚14分别接地和接+5V。2、将实验箱上直流信号源的输出端作为被测非门的输入电压。旋转电位器改变非门的输入电压值。3、按

18、步长0.2V调整率改变非门的输入电压。首先用万用表监视非门输入电压，调好输入电压后，再用万用表测试测量非门的输出电压，并记录下来。六、实验接线图及实验结果1、 实验接线图由于74LS04、74HC04和74HCT04的逻辑功能相同，因此三个实验的接线图是一样的。下面以第一个逻辑门为例，画出实验接线图（VI表示非门输入电压，电压表表示电压测试点）如下： 图2.1 实验接线图2、输出无负载时74LS04、74HC04、74HCT04电压传输特性测试数据表2.1 74LS04、74HC04、74HCT04电压传输特性测试数据输入Vi（V）输出Vo（V）74LS0474HC0474HCT040.00.

19、20.40.6 0.81.01.21.41.61.82.02.22.42.62.83.03.23.43.63.84.04.24.44.64.85.03、 输出无负载时74LS04、74HC04和74HCT04电压传输特性曲线。图2.2 74LS04电压传输特性曲线 图2.3 74HC04电压传输特性曲线4、比较三条电压传输特性曲线，说明各自的特性。尽管只对三个芯片在输出无负载情况下进行了电压传输特性测试，但是从图2.2、图2.3和图2.4所示的三条电压传输特性曲线仍可以得出以下观点：图2.4 74HCT04电压传输特性曲线（1） 74LS芯片的最大输入低电平VIL低于74HC芯片的最大输入低电

20、平VIL，74LS芯片的最小输入高电平VIH低于74HC芯片的最小输出低电平VIH。（2） 74LS芯片的最大输入低电平VIL、最小输入高电平VIH与74HCT芯片的最大输入低电平VIL、最小输出高电平VIH相同。（3） 74LS芯片的最大输出低电平VIL高于74HC芯片和74HCT芯片的最大输出低电平VIL，74LS芯片的最小输出高电平VOH低于74HC芯片和74HCT芯片的最小输出高电平VOH。（4） 74HC芯片的最大输出低电平VOL、最小输出高电平VOH与74HCT芯片的最大输出低电平VOL、最小输出高电平VOH相同。在暂时不考虑输出负载能力的情况下，从上述观点可以得出下面的推论：（1

21、） 74HCT芯片和74HC芯片的输出能够作为74LS芯片的输入使用。（2） 74LS芯片的输出能够作为74HCT芯片的输入使用。实际上，在考虑输出负载能力的情况下，上述推论也是正确的。应当指出，虽然在教课书中和各种器件资料中，74LS芯片的输出作为74HC芯片的输入使用时，推荐的方法是在74LS芯片的输出和+5V电源之间接一个几千欧的电阻，但是由于对74LS芯片而言，一个74HC输入只是一个很小的负载，74LS芯片的输出高电平一般在3.5V以上（本实验中为4.5V），因此在大多数的应用中，74LS芯片的输出也可以直接作为74HC芯片的输入。七、实验数据处理及总结 1、认真观测实验现象，根据实

22、验数据画出所测器件的传输特性，整理实验结果。 2、分析实验中出现的问题的原因。实验三 三态门实验一、实验目的1、掌握三态门逻辑功能和使用方法。2、掌握三态门构成总线的特点和方法。3、初步学会用示波器测量简单的数字波形。二、实验所用器件和仪表1、四2输入与非门74LS00 1片2、三态输出的四总线缓冲门74LS125 1片3、万用表4、示波器三、实验内容1、74LS125三态门的输出负载为74LS00一个与非门输入端。74LS00同一个与非门的另一个输入端接低电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。同时测试74LS125三态输出时74LS00输出值。2、74LS1

23、25三态输出负载为74LS00一个与非门输入端。74LS00同一个与非门的另一个输入端接高电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。同时测试74LS125三态输出时74LS00输出值。3、用74LS125两个三态门输出构成一条总线。使两个控制端一个为低电平，另一个为高电平。一个三态门的输入接100kHZ信号，另一个三态门的输入接10kHZ信号。用示波器观察三态门的输出。四、实验提示1、 三态门74LS125的控制端EN为低电平有效。2、 用实验板上的逻辑开关输出作为被测器件作为被测器件的输入。按入或弹出开关，则改变器件的输入电平。3、五、实验接线图和实验结果1、

24、实验内容1和内容2接线图图3.1 实验内容1和内容2接线图图3.1 实验内容1和内容2接线图，图中K1、K2和K3是逻辑开关输出，电压表指示电压测量点。按入或弹出逻辑开关K3、K2、K1，则改变74LS00一个与非门输入端、74LS125三态门控制端、三态门输入端的电平。2、 当74LS00引脚2为低电平时，测试74LS125引脚3和74LS00引脚3，结果如下：三态门输出高电平 4.09V三态门输出低电平 0.12V三态门高阻输出 0.38V74LS00引脚3输出 4.04V3、 当74LS00引脚2为高电平时，测试74LS125引脚3和74LS00引脚3，结果如下：三态门输出高电平 4.0

25、9V三态门输出低电平 0.12V三态门高阻输出 1.50V74LS00引脚3输出 0.10V4、 用三态门构成总线接线图图3.2 三态门构成总线用三态门74LS125构成总线时，只要将三态门输出并联即可，在任何时刻，构成总线的三态门中只允许一个控制端为低电平，其余控制端均为高电平。图3.2中K1、K2是逻辑开关输出。当K1为高电平、K2为低电平时，OUT输出为CP2脉冲；当K2为高电平、K1为低电平时，OUT输出为CP1脉冲。5、实验1和实验2中三态门三态输出电压之所以不同，是由于在三态输出作为74LS00输入的情况下，74LS00的这个输入端相当于悬空，这个输入端的电压应与此与非门的另一端输

26、入端电压有关。因此在同一个与非门的一个输入接低电平时，与非门的另一个悬空输入端（三态门输出）受到低电压钳制，电压值为0.38V；在与非门的一个输入接高电平时，另一个悬空输入端（三态门输出）不受钳制，电压值为1.50V。六、实验数据处理及总结 1、将实验数据与真值表比较，确认三态门特性功能。 2、分析实验中出现的问题的原因。实验四 数据选择器和译码器一、实验目的1、熟悉数据选择器的逻辑功能。2、熟悉译码器的逻辑功能。二、实验所用器件和仪表1、双4选1数据选择器74LS153 1片2、双24线译码器74LS139 1片3、万用表4、示波器三、实验内容1、测试74LS153中一个4选1数据选择器的逻

27、辑功能。 4个数据输入引脚1C01C3分别接实验板上的4个固定脉冲信号源或4位逻辑电平。改变数据选择器引脚A、B和使能引脚G1的电平，产生8种不同的组合。观测每种组合下数据选择器的输出波形或逻辑电平。2、测试74LS139中一个24译码器的逻辑功能。 4个译码输出引脚Y0Y3接逻辑状态指示灯。改变引脚G、B、A的电平，产生4种组合。观测并记录指示灯的显示状态。四、实验接线图及实验结果1、74LS153实验接线图和74LS153真值表图4.1 74LS153实验接线图表4.1 74LS153真值表选择输入数据输入选通输出B AC0 C1 C2 C3GYX XX X X XHLL LL X X X

28、LLL LH X X XLHL HX L X XLLL HX H X XLHH LX X L XLLH LX X H XLHH HX X X LLLH HX X X HLH 图4.1中，K1、K2、K3是逻辑开关输出。2、74LS139实验接线图和74LS139真值表。输入端输出端允许G选择B AY0 Y1 Y2 Y3HX X H H H HLL LL H H HLL HH L H HLH LH H L HLH HH H H L图42 74LS139实验接线图 表4.2 74LS139真值表 图42中，K1、K2、K3、是逻辑开关输出，LED0、LED1、LED2、LED3是逻辑状态指示灯。3

29、、74LS139和74LS153中，引脚G用于控制输出。在74LS153中，当G为高电平时，禁止输出，输出为低电平；当G为低电平时，允许输出，由数据选择端B、A决定C0、C1、C2、C3中的哪中数据送往数据输出端Y。在74LS139中，当G为高电平时，禁止输出，所有输出Y0、Y1、Y2、Y3为高电平；当G为低电平时，允许输出，由数据选择端B、A决定输出Y0、Y1、Y2、Y3中的哪路数据为低电平。五、实验数据处理及总结 1、将实验数据与真值表比较，确认数据选择器和译码器功能。 2、分析实验中出现的问题的原因。实验五 全加器构成及测试一、实验目的1、了解全加器的实现方法。2、掌握全加器的逻辑功能。

30、二、实验所用器件和仪表1、4-2-3-2与或非门74S54 2片2、六反相器74LS04 1片三、实验内容1、用2片74LS54和1片74LS04组成下图所示逻辑电路。图5.1 全加器2、将A、B、CI接逻辑开关输出，F、CO接逻辑状态显示灯3、按入或弹出逻辑开关，产生A、B、CI的8种组合，观测并记录F和CO的值。四、实验提示对与或非门而言，如果一个与门中的一条或几条输入引脚不被使用，则需将它们接高电平；如果一个与门不被使用，则需将此与门的至少一条输入引脚接低电平。另外、IC的14脚接电源，7脚接地。五、实验接线图、真值表和逻辑表达式1、实验接线图 图5.2是用2片4-3-2-2与或非门74

31、S54和一片反相器74LS04组成的全加器接线图。图中K1、K2、K3是逻辑开关输出，LED0、LED1是逻辑状态指示灯。图5.2 全加器实验接线图2、全加器真值表输 入输 出ABCIFCO00000001100101001101100101010111001111113、全加器逻辑表达式F=A··+·B·+··CI+A·B·CI CO=A·B+A·CI+B·CI六、实验数据处理及总结 1、将实验数据与真值表比较，确认全加器功能。 2、根据全加器的电路图推导全加器的逻辑表达式 3、分析

32、实验中出现的问题的原因。实验六 组合逻辑中的冒险现象一、实验目的了解组合逻辑中的竞争冒险现象的原因二、实验所用器件和仪表1、六反相器74LS04 1片2、四2输入正与非门74LS00 1片3、示波器 1台三、实验内容1、将74LS04中的三个反相器串接在一起（前级的输出作为下一级的输入）。第1级反相器的输入接100kHz脉冲源。将第1级反相器的输入和第3级反相器的输出分别作为74LS00中一与非门的输入，用示波器观测与非门的输出。2、将74LS04中的五个反相器串接在一起。第一级反相器的输入接100kHz脉冲源。将第1级反相器的输入和第5级反相器的输出分别作为74LS00中一个与非门的输入，用

33、示波器观测与非门的输出。四、实验接线图、波形图1、实验1的接线图、波形图图6.1 实验1的接线图图6.2 实验1的波形图2、实验2的接线图、波形图图6.3 实验2的接线图图6.4 实验2的波形图3、分析波形图上冒险现象产生的原因。 假定第一级反相器的输入100kHz脉冲用A代表，那末OUTPUT=A·A 。如果仅考虑逻辑表达式，那么输出是固定的高电平，示波器上应显示出一个代表高电平的直线。但是由于A是由A经过三级反相器（或者五级反相器）产生的，它的跳变时间比A的跳变时间有所延迟，产生了冒险现象，在与非门的输出引起出现向下的毛刺。由于五级反相器的延迟时间大于三级反相器的延迟时间，因此实

34、验2中波形的毛刺与实验1中波形的毛刺相比，既宽又长。实验七 触发器实验一、实验目的1、掌握RS触发器、D触发器、JK触发器的工作原理。2、学会正确使用RS触发器、D触发器、JK触发器。二、实验所用器件和设备 1、四2输入与非门74LS001片 2、双D触发器74LS741片 3、双JK触发器74LS731片 三、实验内容1、用74LS00构成一个RS触发器，R、S端接逻辑开关输出，Q、Q端接逻辑状态指示灯，改变R、S的电平，观察现象并记录Q、Q的值。2、双D触发器74LS74中一个触发器功能测试。（1）将CLR（复位）、RP（置位）引脚接实验板上逻辑开关输出，Q、Q引脚接逻辑状态显示灯，改变C

35、LR、RP的电平，观察现象并记录Q、Q的值。（2）在步骤（1）的基础上，置CLR、RP引脚为高电平，D（数据）引脚接逻辑开关输出，CK（时钟）引脚接单次脉冲。在D为高电平和低电平的情况，分别按单次脉冲按钮，观察现象并记录Q、Q的值。（3）在步骤（1）的基础上，将D引脚接1kHz脉冲源，CK引脚端接10kHz脉冲源，用示波器同时观察D端和CK端的波形，并记录；同时观察D端、Q端的波形并记录分析原因。3、制定对双JK触发器74LS73一个JK触发器的测试方案，并进行测试。四、实验提示74LS73引脚11是GND，引脚4是Vcc。五、实验接线图、测试步骤及测试结果。1、实验1的接线图、测试步骤、测试

36、结果。图7.1是RS触发器实验接线图，图中K1、K2是逻辑开关输出，LED0、LED1是逻辑状态指示灯。RS触发器的测试步骤及结果如下：（1）=0，=1，测得=1，Q=0。（2）=1，=1，测得=1，Q=0。（3）=1，=0，测得=0，Q=1。（4）=1，=1，测得=0，Q=1。（5）=0，=0，测得=1，Q=1。图7.1 RS触发器测试接线图表7.1 RS触发器真值表时序电路的值与测试顺序有关，应引起注意。根据测试结果，得出RS触发器的真值表如下：输 入输 出Q00110110100111Q根据触发器的定义，和Q应互补，因此=0，=0是非法状态。4、 实验2接线图、测试步骤、测试结果图7.2

37、 74LS74测试图1 图7.3 74LS74测试图2图7.2和图7.3是测试D触发器的接线图，K1、K2、K3是逻辑开关输出，LED1、LED2是逻辑状态指示灯，AK1是单脉冲按钮，1kHz、10kHz是时钟脉冲源。测试步骤及结果如下：（1）CLR=0，PR=1，测得=1，Q=0。（2）CLR=1，PR=1，测得=1，Q=0。（3）CLR=1，PR=0，测得=0，Q=1。（4）CLR=1，PR=1，测得=0，Q=1。（5）CLR=0，PR=0，测得=1，Q=1。（6）CLR=1，PR=1，D=1，CK接单脉冲，按单脉冲按钮，测得=0，Q=1。（7）CLR=1，PR=1，D=0，CK接单脉冲，

38、按单脉冲按钮，测得=1，Q=0。（8）CLR=1，PR=1，D接，CK接10kHz，测得Q端波形如下：图7.4 D触发器 CK端与Q端波形图（9）在示波器上同时观测Q、CK的波形，观测到Q的波形只在CK的上升沿才发生变化。（10）根据上述测试，得出D触发器的功能表如下：输 入输 出RP CLR CLK DQ L H X XH LH L X XL HL L X XH HH H HH LH H LL HH H L XQO 0表7.2 D触发器 74LS74真值表3、双JK触发器74LS73中一个触发器的功能测试方案（1）74LS73功能测试接线图如下：K1、K2、K3是逻辑开关输出，LED0、LE

39、D1是逻辑状态指示灯，AK1是按单脉冲按钮，100kHz是时钟脉冲源。74LS73引脚4接+5V引脚11接地。（2）CLR=0，测得=1，Q=0。（3）CLR=1，J=0，K=0，按单脉冲按钮AK1，测得=1，Q=0。（4）CLR=1，J=1，K=0，按单脉冲按钮AK1，测得=0，Q=1。（5）CLR=1，J=0，K=0，按单脉冲按钮AK1，测得=0，Q=1。（6）CLR=1，J=0，K=1，按单脉冲按钮AK1，测得=1，Q=0。（7）CLR=1，J=0，K=0，按单脉冲按钮AK1，测得=1，Q=0。（8）CLR=1，J=1，K=1，按单脉冲按钮AK1，测得=0，Q=1；再按单脉冲按钮AK1，

40、测得=1，Q=0。图7.5 74LS73测试图1 图7.6 74LS73测试图2（9）CLR=1，J=1，K=1，CK接100kHz脉冲源，示波器显示出波形如下：图7.7 74LS73 J=1 K=1的波形图（10）根据以上的测试，得出74LS73真值表如下：输 入输 出清零 时钟 J KQ L X X XL HH L LQ0 0H H LH LH L HL HH H H翻 转H X XQ0 0表7.3 JK触发器74LS73真值表六、实验数据处理及总结 1、将实验数据与真值表比较，确认触发器功能。 2、分析实验中出现的问题的原因。实验八 简单时序电路一、实验目的掌握简单时序电路的分析、设计、

41、测试方法。二、实验所用器件和仪表1、双JK触发器74LS732片2、双D触发器74LS742片3、四2输入与非门74LS001片4、示波器1台三、实验内容1 双D触发器74LS74构成的二进制计数器（分频器）（1）按下图接线，CLR接逻辑开关输出，LED接逻辑状态指示。图8.1 D触发器74LS74构成的二进制计数器（2）使CLR=0，将Q0、Q1、Q2、Q3复位。（3）由CLK端输入单脉冲，测试并记录Q0、Q1、Q2、Q3的状态。（4）由CLK端输入连续脉冲，观察Q0、Q1、Q2、Q3的波形。2、用2片74LS73构成一个二进制计数器，重做内容1的实验。3、异步十进制计数器（1）按图8.2构

42、成一个十进制计数器，CLR接逻辑开关输出，LED接逻辑状态指示。（2）将Q0、Q1、Q2、Q3复位。（3）由时钟端CLK输入单次脉冲，测试并记录Q0、Q1、Q2、Q3的状态。（4）由时钟端CLK输入连续脉冲，观察Q0、Q1、Q2、Q3的波形。图8.2异步十进制计数器4、自循环计数器（1）用双D触发器74LS74构成一个四位自循环计数器。方法是第一级的Q端接第二级的D端，依次类推，最后第四级的Q端接第一级的D端。四个D触发器的CLK端连接在一起，然后接单脉冲时钟。（2）将触发器Q0置1，Q1、Q2、Q3清零。按单脉冲按钮，观察并记录Q0、Q1、Q2、Q3的值。四、实验提示1、74LS73引脚11

43、是GND，引脚4是VCC。2、D触发器74LS74是上升沿触发，JK触发器74LS73是下降沿触发。五、实验接线及测试结果1、实验1接线图及测试结果（1）接线图图8.3 74LS74构成二进制计数器接线图图中，K1是逻辑开关，AK1是单次按钮，LED0、LED1、LED2、LED3是逻辑状态指示灯。（2）置K1为低电平，四个逻辑状态指示灯为绿色，表示Q3Q2Q1Q0为0000。（3）置K1为高电平，按单次脉冲AK1，Q3Q2Q1Q0的值变化如下Q3Q2Q1Q000000001001000110100010101100111100010011010101111001101111011110000

44、表8.1 74LS74构成的计数器状态转移表（4）将CLK端该接为100kHz连续脉冲信号，用示波器观察Q0、Q1、Q2、Q3波形，画出计数器在连续脉冲信号下Q0、Q1、Q2、Q3的波形图如下：图8.4二进制计数器波形图（5）0、1、2、3也构成一个计数器，3是最高位，0是最低位，这是一个递减计数器。2、实验2接线图及测试结果（1）实验2接线图图8.5 74LS73构成二进制计数器接线图图中，K1是逻辑开关输出，AK1是单次脉冲按钮，LED0、LED1、LED2、LED3是逻辑状态指示灯。（2）置K1为低电平，四个逻辑状态指示灯为绿色，表示Q3Q2Q1Q0为0000。（3）置K1为高电平，按单

45、次脉冲按钮AK1，Q3Q2Q1Q0的变化如下表：Q3Q2Q1Q000000001001000110100010101100111100010011010101111001101111011110000表8.274LS73构成的计数器状态转移表（4）将接CLK端的单次脉冲信号改接为100kHz连续脉冲，用示波器观察Q0、Q1、Q2、Q3波形，画出在连续脉冲下Q0、Q1、Q2、Q3的波形图如下：图8.6 74LS73构成的计数器波形图3、异步十进制计数器接线图及测试结果（1）接线图图8.7异步十进制计数器接线图图中，K1是逻辑开关输出，AK1是单次脉冲按钮，LED0、LED1、LED2、LED3是

46、逻辑状态指示灯。（2）置K1为低电平，四个逻辑状态指示灯为绿色，表示Q3Q2Q1Q0为0000。（3）置K1为高电平，按单次脉冲按钮AK1，Q3Q2Q1Q0的变化如下表：Q3Q2Q1Q000000001001000110100010101100111100010010000表8.3异步十进制计数器状态转移表（4）将接CLK端的单次脉冲信号改接为100kHz连续脉冲，用示波器观察Q0、Q1、Q2、Q3波形，画出在连续脉冲下Q0、Q1、Q2、Q3的波形图如下：图8.8异步十进制计数器波形图4、自循环计数器接线图及测试结果（1）接线图图8.9自循环计数器接线图图中，K1、K2是逻辑开关输出，AK1是单次脉冲按钮，LED0、LED1、LED2、LED3是逻辑状态指示灯。（2）置K1为低电平，K2为高电平，四个逻辑状态指示灯亮绿色，表示Q3Q2Q1Q0为0000。（3）置K1为高电平，K2为低电平，LED0灯亮红色，其它亮绿色，表示Q3Q2Q1Q0为0001。（4）置K1、K2为高电平，按单次脉冲按钮AK1，Q3Q2Q1Q0的值变化表如下：Q3Q2Q1Q000010010010010000001表8.4自循环计数器状态转移表（5）自启动判