数字逻辑 电子钟

1、武汉工程大学 计算机科学与工程学院综合设计报告设计名称： 数字逻辑综合设计报告 设计题目： 数字电子钟 学生学号： 专业班级： 学生姓名： 学生成绩： 指导教师（职称）： 课题工作时间： 至 说明：1、报告中的第一、二、三项由指导教师在综合设计开始前填写并发给每个学生；四、五两项（中英文摘要）由学生在完成综合设计后填写。2、学生成绩由指导教师根据学生的设计情况给出各项分值及总评成绩。3、指导教师评语一栏由指导教师就学生在整个设计期间的平时表现、设计完成情况、报告的质量及答辩情况，给出客观、全面的评价。4、所有学生必须参加综合设计的答辩环节，凡不参加答辩者，其成绩一律按不及格处理。答辩小组成员应

2、由2人及以上教师组成。5、报告正文字数一般应不少于5000字，也可由指导教师根据本门综合设计的情况另行规定。6、平时表现成绩低于6分的学生，取消答辩资格，其本项综合设计成绩按不及格处理。7、此表格式为武汉工程大学计算机科学与工程学院提供的基本格式（适用于学院各类综合设计），各教研室可根据本门综合设计的特点及内容做适当的调整，并上报学院批准。成绩评定表学生姓名： 蒋云 学号： 0905030210 班级： 智能科学与技术02班 类别合计分值各项分值评分标准实际得分合计得分备注平时表现1010按时参加综合设计，无旷课、迟到、早退、违反实验室纪律等情况。由设计负责人给出完成情况3020按设计任务书的

3、要求完成了全部任务，能完整演示其设计内容，符合要求。10能对其设计内容进行详细、完整的介绍，并能就指导教师提出的问题进行正确的回答。报告质量3510报告文字通顺，内容翔实，论述充分、完整，立论正确，结构严谨合理；报告字数符合相关要求，工整规范，整齐划一。5课题背景介绍清楚，综述分析充分。5设计方案合理、可行，论证严谨，逻辑性强，具有说服力。5符号统一；图表完备、符合规范要求。5能对整个设计过程进行全面的总结，得出有价值的结论或结果。5参考文献数量在3篇以上，格式符合要求，在正文中正确引用。答辩情况2510在规定时间内能就所设计的内容进行阐述，言简意明，重点突出，论点正确，条理清晰。15在规定时

4、间内能准确、完整、流利地回答教师所提出的问题。总评成绩： 分 补充说明： 指导教师： （签字）日 期： 年 月 日答辩记录表学生姓名： 学号： 班级： 答辩地点： 答辩内容记录：答辩成绩合计分值各项分值评分标准实际得分合计得分备注2510在规定时间内能就所设计的内容进行阐述，言简意明，重点突出，论点正确，条理清晰。15在规定时间内能准确、完整、流利地回答教师所提出的问题。答辩小组成员（签字）： 年 月 日指导教师评语指导教师： （签字）日 期： 年 月 日一、综合设计目的、条件、任务和内容要求：1.综合设计目的（1）掌握计数器、译码器、显示电路的功能及应用。（2）进一步掌握实际应用中时序逻辑电

5、路的设计与调试方法。（3）学会考虑问题的方式，注重细节。2.综合设计条件（1）两个星期的实验机房（2）老师的指导与同学的帮助3.综合设计任务设计一个具有校时功能的电子钟。4.综合设计内容要求（1）实现电子钟的基本功能，包括10进制进位，60进制进位与24进制进位。（2）要求有一个校时电路，可以随时调整时钟的时间。（3）其他的功能可以在设计过程中完善。 指导教师签字： 年 月 日二、进度安排：三、应收集资料及主要参考文献：四、综合设计（课程设计）摘要（中文）：【关键词】电子钟、校时电路、比较器、整点报时数学逻辑课程设计选题是电子钟的设计，运用Protues7.5 SP3版仿真软件进行电子钟的设计

6、。主要原理是由555芯片及门电路产生多谐震荡，输出稳定的为1HZ秒脉冲，作为时间基准。秒计时器满60向分计时器仅为，分计时器满60向小时计时器进位，小时计时器以24为一个周期，并实现了小时高位具有零熄灭的功能，计时器的输出送到显示屏，课在相应位置正确显示时、分。秒。计时出现误差或者调整时间时用校时电路进行时、分的调整。而且添加了整点报时功能，并利用比较器实现了闹钟功能。五、综合设计（课程设计）Abstract（英文）：【Keywords】Digital clock, divider chip, the decoder chip, the campus circuit, the whole po

7、int alarmThe desigining topic of the electronic technology course is the digital clock. The main principle by the oscillator transistor multivibrator oscillation, after the output frequency divider and stable pulse,60 seconds over the counter sub-counters to carry, at least 60 minutes to the hour co

8、unter binary counter, hours counter for a period of 24 and achieve a high level with zero off-hour functions. Counter displays the output sent by the decoder can be displayed correctly in the appropriate location, minutes, second. Timing errors, or adjust the time when the school when the circuit is

9、 available, the minutes of the adjustment. In this circuit, The whole point alarm will last 10 seconds per hour.目 录摘 要 IIAbstract . II第一章 课题背景（或绪论、概述）. 11.1 数字电子钟应用.11.2 电子钟的应用前景. x第二章设计简介及设计方案论述 . x2.1 设计原理简介.x 2.2 设计方案论述.x 2.3 设计目的概述.x 第三章详细设计. x3.1 实验元件及介绍.x 3.2 模块的详细设计.x 二十四时制显示模块 校时电路模块 整点报时模块

10、闹钟模块第四章设计结果及分析. x4.1 设计电路.x 4.2 运行结果及分析.x 4.3 结果分析.x 总 结 .x 致 谢 .x 参考文献 .x 附录 主要程序代码 .x 摘 要【关键词】电子钟、校时电路、比较器、整点报时数学逻辑课程设计选题是电子钟的设计，运用Protues7.5 SP3版仿真软件进行电子钟的设计。主要原理是由555芯片及门电路产生多谐震荡，输出稳定的为1HZ秒脉冲，作为时间基准。秒计时器满60向分计时器仅为，分计时器满60向小时计时器进位，小时计时器以24为一个周期，并实现了小时高位具有零熄灭的功能，计时器的输出送到显示屏，课在相应位置正确显示时、分。秒。计时出现误差或

11、者调整时间时用校时电路进行时、分的调整。而且添加了整点报时功能，并利用比较器实现了闹钟功能。Abstract【Keywords】Digital clock, divider chip, the decoder chip, the campus circuit, the whole point alarmThe desigining topic of the electronic technology course is the digital clock. The main principle by the oscillator transistor multivibrator oscilla

12、tion, after the output frequency divider and stable pulse,60 seconds over the counter sub-counters to carry, at least 60 minutes to the hour counter binary counter, hours counter for a period of 24 and achieve a high level with zero off-hour functions. Counter displays the output sent by the decoder

13、 can be displayed correctly in the appropriate location, minutes, second. Timing errors, or adjust the time when the school when the circuit is available, the minutes of the adjustment. In this circuit, The whole point alarm will last 10 seconds per hour.第一章 课题背景（或绪论、概述）二号字黑体这一章应说明本设计课题的背景、目的、意义、应解决

14、的主要问题及应达到的技术要求；本设计的基本理论依据和主要工作内容。1.1电子钟的发展背景 现在是一个知识爆炸的新时代。新产品、新技术层出不穷，电子技术的发展更是日新月异。可以毫不夸张的说，电子技术的英语无处不在，电子技术正在不断改变我们的世界。但在这快速发展的年代，时间对人们来说越来越宝贵，在快节奏的生活时，人们往往忘记了时间，一旦遇到重要的事情而忘记了时间，这将会带来很大的损失。因此我们需要一个定时系统来提醒这些忙碌的人。数字化的钟表给人们带来了极大地方便。 近些年，随着科技的发展和社会的进步，人们对电子钟的要求也越来越高，传统的时钟已不能满足人们的需求。多功能电子钟不管在性能上还是样式上都

15、发生了质的变化，有电子闹钟，数字闹钟等等。但是在多功能电子钟中的应用已是非常普遍的，人们对电子钟的功能及工作顺序都非常熟悉，却很少知道它的内部结构以及工作原理。 自从人类有了时间的概念，对时间的要求变得越来越精确。而原先的机械表无法满足现代人们的紧张需求，于是产生了更直观、更准确的电子钟。这次数字逻辑综合设计就要求我们自行设计一个能够准确报时的电子钟电路，并按照各种需求加入许多功能，以完善所设计的数字电子钟。在这次的电子钟设计钟，了解电子手表的基本工作原理，使用较新和功能全面的元件，提高学生的动手能力，并复习数字逻辑这门课的相关知识和进一步提高独立思考与创新能力。 1.2电子钟的应用前景 自从

16、人类有了时间的概念，对时间的要求变得越来越精确。而原先的机械表无法满足现代人们的紧张需求，于是产生了更直观、更准确的电子钟。这次数字逻辑综合设计就要求我们自行设计一个能够准确报时的电子钟电路，并按照各种需求加入许多功能，以完善所设计的数字电子钟。电子钟是一种利用数字电路来显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显 示直观、无机械传动装置等优点，因而得到广泛应用。随着人们生活环境的不断改善和美化，在许多场合可以看到数字电子钟。LED数字电子钟除了在城市的主要营业场所、车站、码头等公共场所使用，还可以改装在摩托车和汽车上，LED显示，带蓝色背光，白天在太阳光下也能非常清楚的看

17、到显示时间，关钥匙可以关闭蓝色背光，时间还能显示也不会清零，因LED的显示耗电量很省的，所以一直工作也不必担心耗电问题。在骑摩托车时，为了看时间，先要停下车子，取出手机，才能看时间，是否有点麻烦，现在车上改装了一个蓝色背光的液晶电子钟后，不管白天黑夜色，随时可以看时间，非常方便。1.3本次课题目的 本次课题主要是自主设计一个数字电子钟，采取的24小时制。液晶屏幕上能够显示到23：59：59.电源采取的为5V恒压电源，方便采集和换取。功能上有整点报时，校时器，除了这些基本功能之外还增加了设定定是闹钟的功能。 第二章 设计简介及设计方案论述2.1 设计原理简介数字电子钟由555集成芯片构成的振荡电

18、路、计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。在功能方面，对于本次综合设计，还要求有校时、闹钟与整点报时功能。电子钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。主电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，

19、它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态用七段显示译码器译码，通过七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整。

20、2.2 设计方案论述 本次试验是有六块7SEG等分别显示时间的时针、分针、秒针；并由55集成芯片与与RC组成的多谐振荡器（设定频率f=1HZ）为秒脉冲，秒脉冲送入计数器，计数结果通过六块7SEG显示屏显示出准确的时间；通过门电路的应用实现整点报时功能；而应用开关的常开与常闭加上门电路的使用变成校时电路；运用比较器实现闹钟功能；如图2-1-1，为设计实验工作流程。本次试验共分四个大模块，分别是24小时显示模块，整点报时模块，校时电路模块以及闹钟模块。 图2-1-1 总体流程图2.3 设计目的概述 在日常生活中，电子表是很普遍的一种电子器件。对于大多数的电子表，一般都是用单片机结合编程来实现功能。

21、但是，我们并没有接触过单片机编程，所以在本次综合设计中尝试用计数器，选择器和门电路设计一个功能较为完整的电子钟。电子器件就是在不停地完善中才能越做越好，本次设计只是做一个基本的设计，旨在提高独立思考与创新能力提高学生的动手能力，创新能力和资料的查询能力。 第三章 详细设计3.1 实验元件及介绍1、74LS90（10片） 74LS90（如图）是异步二五十进制加法计数器，在本次试验中作为十进制加法计数器。通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0（1）、R0（2）对计数器清零，借助S9（1）、S9（2）将计数器置9。其具体功详述如下：（1） 计数脉冲从CP1输入，

22、QA作为输出端，为二进制计数器。（2） 计数脉冲从CP2输入，QDQLQH作为输出端，为异步五进制加法计数器。（3） 若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。（4） 若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端，则构成异步5421码十进制加法计数器。（5） 清零、置9功能。a) 异步清零当R0（1）、R0（2）均为“1”；S9（1）、S9（2）中有“0”时，实现异步清零功能，即QDQCQBQA=0000。b) 置9功能当S9（1）、S9（2）均为“1”；R0（1）、R0（2）中有“0”时

23、，实现置9功能，即QDQCQBQA =1001. 74LS902、NE555（1片） 如图，它可以产生多震荡电路。555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。555 定时器的内部电路框图如图 所示。它内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。它提供两个基准电压VCC /3 和 2VCC /3 555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。在电

24、源与地之间加上电压，当 5 脚悬空时，则电压比较器 C1 的同相输入端的电压为 2VCC /3，C2 的反相输入端的电压为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器 C2 的输出为 0，可使 RS 触发器置 1，使输出端 OUT=1。如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 C1 的输出为 0，C2 的输出为 1，可将 RS 触发器置 0，使输出为 0 电平。图 NE5553、74LS85（4片） 如图，在闹钟电路中比较两个加法器的输出，并判断闹钟是否响起。85 为4 位数值比较器，共有54/7485、54/74S85、5

25、4/74LS85 三种线路结构型式，其主要电特性的典型值如下：型号 Lpd PD54/7485 21ns 275mW54/74S85 12ns 365mW54/74LS85 25ns 52mW85 可进行二进制码和BCD码的比较，对两个4 位字的比较结果由三个输出端（FAB，FAB，FAB输出。将若干 85 级联可比较较长的字，此时低级位的FAB，FAB，FAB连接到高位级相应的输入AB、AB、AB，并使低位级的AB为高电平。A0A3 字A输入端B0B3 字B输入端AB AB 级联输入端AB AB 级联输入端AB AB 级联输入端FAB A等于B输出端FAB A大于B输出端FAB A小于B输出

26、端 74LS854、74LS21（5片） 在整点报时电路和闹钟电路中使用。5、74LS09（9片） 在计时电路和校时电路中使用。6、开关（3片） 控制教师电路及整个实验电路的开关。7、电阻（2片） 保证校时电路的安全。8、Buzzer（2片） 闹钟和整点报时的功能。9、74SEG-BCD-GRN（6片） 自动译码并显示所需求的数字。10、LED（2片） 在试验中考查功能是否实现。11、74LS04.DM（2片） 实现整点报时功能。3.2各个模块的详细设计3.2.1二十四时制显示模块 首先通过555定时器（如图3.2.1.1）为核心构成的恒定频率的脉冲，设置好电容和电阻的值，完全可以实现。它是由

27、三个电阻，两个比较器，RS触发器及输出驱动和放电开关组成。令R1=1K，R2=1K，C1=480uf,C2=0.01uf。而此时由输出端输出的就是1HZ的脉冲，此脉冲当做秒时针脉冲。图.1 多震荡电路 时间技术模块有时技术、分计数和秒计数等几个部分。时计数为24制计数器，其输出为两位8421BCD码形式；分计数和秒计数为60进制计数器，其输出也为8421BCD码。本次实验采取用两块芯片进行级联来产生60进制和24进制。秒计数的各位为10进制计数器，无需进制转换，只需将Q0与CKB相连，把由555芯片产生的1HZ脉冲与CLA相连，然后将Q0与Q3连接到两线与门，使其成为向上的进位信号；秒计数的十

28、位为6进制计数器，需要转换进制，即将Q1与Q2输出连接到两线与门，并在第二个74LS90芯片的R0(1)接高电平，将与门接到R0（2），即实现了在显示屏显示5的时候清零如图.2；分计数器与秒计数器的进位方式相同，接线方式相同。图.2 秒计数器对于时计数器，要求为24时制，即在显示为23的时候实现清零，需要将第一块74LS90芯片的Q2端和第二块74LS90芯片的Q1端连接到与门，与门连接到第二块芯片的R0（2）端，在第二块芯片的R0(1)连接高电平，即实现了上述功能，连接图如.3. 图.3 时计数器3.2.2校时电路模块 当重新接通电源或走时出现误差时都需要进行校正。通常校正时间的方法是：首先

29、截断正常的计数电路，然后再进行人工触发计数或者将频率较高的方波信号加到需要校正的计数位的输入端，校正好后，再转入正常计时状态即可。根据需求，电子钟应具有分校正和时校正功能，如图.1为校时电路接线电路图。图.1 校时电路 3.2.3整点报时电路模块 一般电子钟应具有整点报时功能，即在时间出现整点时，电子钟会自动报时，以示提醒。其作用方式为秒计数的个位和十位以及分计数的个位和十位都为零时，触发发声器，即其全部为0000的时候，将这16位全部接到非门，将低电平转换成高电平，然后两两相与，最后输出接上发声器，即可实现正点报时功能。如图.1。图.1 整点报时电路3.2.4闹钟模块 电子钟最重要的功能就是

30、能够提醒人们记起时间，所以要为电子中添加一个闹钟功能。要添加闹钟，就需要一个与原本电路相比较的时间如图.1，即人们自行设定的闹钟时间，然后将这两者相对比，输出结果触发发声器，实现闹钟功能。图.1 闹钟校时电路从而在这其中就要用到比较器74LS85，而且闹钟一般只设定时计数位和分计数位，并不需要秒计数位，这样就只要比较两个电路的时计数位和分计数位，即需要4块比较器。连接方式如图.2，将输出的高电平接到发声器上，当所有比较器输出都为高电平的时候，发声器发声。图.2 闹钟比较电路第四章 设计结果及分析4.1 设计电路 按照理论设计在Proteus 软件中的电路进行安装，当然实际安装中有不可预见的问题可能发生。首先连接的是多震荡电路，然后连接74LS90计数器，再连接的模块是校时模块，最后要接的是整点报时电路和闹钟模块。如图为设计总体图。图 总体设计图4.2 运行结果及分析 24时制效果显示 所设计的显示机制是从00：00：00一直显示到23：59：59，实现24小时