K60时钟分配(中文)

1、第 5 章 时钟分配5.1 概要MCG 模块主要控制用于产生系统时间的时钟源，时钟发生器将选择好的时钟源分成各 种时钟域，包括系统主机时钟、系统从机时钟以及 flash 存储器时钟。另外，时钟发生器可 以为各个模块产生特定的时钟门，允许单独开关各个模块。系统主时钟由 MCGOUTCLK 时钟产生。时钟发生器电路提供多种分频因子，使设备的 不同部分产生不同频率的时钟，这样以便做到功耗与性能之间的权衡。各种模块(例如 USB OTG 控制器)，都有其特定的模块时钟，这些时钟由 MCGPLLCLK 或 MCGFLLCLK 时钟产生。除此之外，有些模块特定时钟的时钟源是可以更换的。SIM 模 块的 S

2、OPT 寄存器可以控制大多数模块的时钟。5.2 编程模型时钟源的选择和混合是通过MCG模块来控制和编程的，而系统的时钟分频因子和模块 时钟门是通过SIM模块来编程设置的。详细信息参见具体的寄存器和位描述。5.3 高级设备时钟框图系统振荡器模块、MCG 模块和 SIM 模块的寄存器对信号混合，分频因子和时钟门的控 制如下：OSCMCGSIMMuliplexersMCG_CxMCG_CxSIM_SOPT1, SIM_SOPT2DividersMCG_CxSIM_CLKDIVxClock gatesOSC_CRMCG_C1SIM_SCGCx图5-1 时钟框图5.4 时钟定义下表描述了上面框图的时钟。

3、时钟名称说明核心时钟MCGOUTCLK 除以 OUTDIV1 为 ARM CortexM4 内核时钟系统时钟MCGOUTCLK 除以 OUTDIV1 为交叉开关时钟和主设备总线直接连接到交 叉处。另外, 这时钟用于串口 UART0 和 UART1。总线时钟MCGOUTCLK 除以 OUTDIV2 为从机总线和外围设备时钟（不含内存）。FlexBus 时钟MCGOUTCLK 除以 OUTDIV3 为外部 FlexBus 接口时钟。Flash 时钟MCGOUTCLK 除以 OUTDIV4 为闪存时钟MCGIRCLK内部参考时钟决定 MCG 输出的缓慢或快速MCGFFCLK慢内部参考时钟的 MCG

4、输出或者分频的 MCG 外部参考时钟MCGOUTCLKIRC、 MCGFLLCLK、 MCGPLLCLK 或者 MCG 外部参考时钟控制 MCG 的输出。 外部参考时钟有内核、系统、总线、FlexBus、flash 时钟。它同时是 调试追踪时钟。MCGFLLCLKFLL 的 MCG 的输出。 MCGFLLCLK 或者 MCGPLLCLK 为某些模块产生 时钟。MCGPLLCLKPLL 的 MCG 的输出。 MCGFLLCLK 或者 MCGPLLCLK 为某些模块产生 时钟。MCG 外部参考时钟MCG 的输入时钟由系统振荡器和 RTC 振荡器决定OSCCLK内部振荡器由系统振荡器输出，或者有 E

5、XTAL 直接决定。OSCERCLK系统振荡器输出源于 OSCCLK，OSCCLK 可以是某些芯片模块的时钟。OSC32KCLK系统振荡器 32kHz 输出ERCLK32K可以选择 OSC32KCLK 时钟或者 RTC 时钟的某些模块的时钟源，RTC clock为 RTC 模块输出的 RTC 震荡输出LPOPMC 1kHz 输出5.4.1 设备时钟汇总表 5-1 是芯片时钟的详细信息。表 5-1 时钟汇总时钟名运行模式时钟频率VLPR 模式时钟频 率时钟源何时时钟无效MCGOUTCLK达 100 MHz达 2 MHzMCG在所有停止模式内内核时钟达 100 MHz达 2 MHzMCGOUTCL

6、K 时钟在所有等待和停止模分频式系统时钟达 100 MHz达 2 MHzMCGOUTCLK 时 钟分频在所有停止模式总线时钟达 50 MHz达 2 MHzMCGOUTCLK 时 钟分频在所有停止模式FlexBus 时钟(FB_CLK)达 50 MHz达 2 MHzMCGOUTCLK 时 钟分频在所有停止模式 或者 FlexBus 不使用Flash 时钟达 25 MHz达 1 MHzMCGOUTCLK 时 钟分频在所有停止模式内部参考30-40 kHz 或者 2 MHz2 MHzM C G _ C 1的(MCGIRCLK)IRCLKEN位清除,停止模式和MCGMCG_C1IREFSTEN位 清

7、除 ,或 者VLPS/LLS/VLLS 模式外部参考达 50 MHz,30-40 kHz,达4MHz,30-40系统的OSC 中(OSCERCLK)或者 4-32 MHz (晶振)kHz (低范围晶振)OSC_CR的或者达 4 MHz (高范围系统 OSCERCLKEN 位 清 除 ,或者停止模式和 晶振)OSC_CR的EREFSTEN位清零外部参考32kHz (ERCLK32K)30-40 kHz30-40 kHz系统 OSC 或者 RTC OSC 依 赖 于 SIM_SOPT1的系 统OSC中OSC_CR的ERCLKEN 位清除 OSC32KSEL位或者RTC中RTC_CR 的OSCE清除

8、RTC_CLKOUT1 Hz1 HzRTC 时钟LLS and VLLSx 模式 的时钟无效LPO1 kHz1 kHzPMC在所有的电源模式都 可用USB FS 时钟48 MHzN/AMCGPLLCLK 或 者MCGFLLCLK 的 分数 分 频 器 , 或 者USB_CLKINUSB FS OTG 禁止I2S master 时钟达 50 MHzN/A系 统 时 钟 ,MCGPLLCLK, 或 者 MCGFLLCLK 的分 数 分 频 器,OSCERCLK, 或者 I2S_CLKINI2S 禁止SDHC 时钟达 50 MHzN/A系 统 时 钟 ,MCGPLLCLK/MC GFLLCLK, 或

9、 者 OSCERCLKSDHC 禁止以太网 RMII 时钟50 MHzN/AOSCERCLK以太网禁止以太网 IEEE 1588时钟达 100 MHzN/A系统时 钟,OSCERCLK, MCGPLLCLK/MCGF LLCLK,或者 ENET_1588_CLKIN以太网禁止TRACE 时钟达 100 MHz达 2 MHz系 统 时 钟 或 者MCGOUTCLKTrace 禁止5.5 内部时钟需求时钟分频器可以通过 SIM 模块的 CLKDIV 寄存器设置。每个分频器的分频因子可编程 设置，能选择一到十六。配置此设备的时钟必须满足下列要求：1. 内核和系统时钟频率必须在 100MHz 以内。2

10、. 总线时钟频率必须编程设置不大于 50MHz，且是内核时钟的整数分频。3. flash 模块时钟频率必须编程设置不大于 25MHz，且是总线时钟的整数分频。4. FlexBus 时钟频率必须编程设置成不大于总线时钟。 此设备的若干常用时钟配置如下：选择 1：时钟频率内核时钟50 MHz系统时钟50 MHz总线时钟50 MHzFlexBus 时钟50 MHzFlash 时钟25 MHz选择 2：时钟频率内核时钟100 MHz系统时钟100 MHz总线时钟50 MHzFlexBus 时钟25 MHzFlash 时钟25 MHz选择 3：时钟频率内核时钟96 MHz系统时钟96 MHz总线时钟48

11、 MHzFlexBus 时钟48 MHzFlash 时钟24 MHz5.5.1 复位后的时钟分频值每个时钟分频器都可以通过 SIM 模块的 CLKDIVn 寄存器来设置分频因子。Flash 存储 器的 FTFL_OPTLPBOOT位可以控制内核时钟的复位值、系统时钟、总线时钟和 flash 时钟 分频器。如下表所示：FTFL_OPTLPBOOT内核/系统时钟总线时钟FlexBus时钟Flash设置描述00x7(除以8)0x7(除以8)0xF(除以16)0xF(除以16)低功耗10x0(除以1)0x0(除以1)0x1(除以2)0x1(除以2)快速时钟这就可以使用户灵活选择地低频率和低功耗。只要

12、flash 的 FTFL_OPT LPBOOT位为 逻辑 1 擦除查处默认状态，Flash 擦除默认状态进入快速时钟模式。可以通过向 FTFL_OPT LPBOOT位写 0 来使能低功耗模式。当复位时，如果 LPBOOT 位被清零，则系统就处于低时钟配置。任何系统复位时，时钟分频因子都会返回到这个复位 配置状态。5.5.2 VLPR模式时钟在 VLPR 模式时，时钟分频因子不可改变，因此在进入 VLPR 模式前必须确保：·内核/系统、FlexBus 和总线时钟不大于 2MHz·flash 存储时钟不大于 1MHz。5.6 时钟门通过 SIM 模块的 SCGCx 寄存器可以对

13、每个模块的时钟进行单独的开和关，该寄存器会 在复位时被清零，从而使得相应模块的时钟被禁止。另外需要注意,在初始化相应的模块之 前，需要先开启模块的时钟；在关闭模块的时钟之前，需确保模块已经被关闭了；对任何一 个没有开启时钟的外设模块进行访问都会产生错误。5.7 模块时钟表 5-2 为每个模块相关的时钟。表 5-2 模块时钟模块总线接口时钟内部时钟I/O 接口时钟内核模块ARM Cortex-M4 内核系统时钟内核时钟NVIC系统时钟DAP系统时钟ITM系统时钟ETM系统时钟TRACE 时钟TRACE_CLKOUTETB系统时钟cJTAG, JTAGCJTAG_CLK系统模块DMA系统时钟DMA

14、 Mux总线时钟端口控制总线时钟LPO交叉开关系统时钟外桥系统时钟总线时钟MPU系统时钟LLWU, PMC, SIM总线时钟LPO模式控制器总线时钟MCM系统时钟EWM总线时钟LPO开门狗定时器总线时钟LPO时钟MCG总线时钟MCGOUTCLK, MCGPLLCLK, MCGFLLCLK, MCGIRCLK, OSCERCLKOSC总线时钟OSCERCLK存储器和存储器接口Flash 控制器系统时钟Flash 时钟Flash 存储器Flash 时钟FlexBus系统时钟FB_CLKOUTEzPort系统时钟EZP_CLK安全CRC总线时钟MMCAU系统时钟RNGB总线时钟模拟信号ADC总线时钟

15、OSCERCLKCMP总线时钟DAC总线时钟VREF总线时钟定时器PDB总线时钟FlexTimers总线时钟MCGFFCLKFTM_CLKINxPIT总线时钟LPTimer总线时钟LPO,OSCERCLK, MCGIRCLK, ERCLK32KCMT总线时钟RTC总线时钟EXTAL32K通信接口以太网系统时钟,总线时钟RMII 时钟, IEEE 1588 时钟MII_RXCLK, MII_TXCLKUSB OTG系统时钟USB 时钟USB DCD总线时钟FlexCAN总线时钟OSCERCLKDSPI总线时钟DSPI_SCKI2C总线时钟I2C_SCLUART0, UART1系统时钟UART2-

16、5总线时钟SDHC系统时钟SDHC 时钟SDHC_DCLKI2S总线时钟I2S 主设备时钟I2S_TX_BCLK, I2S_RX_BCLK人机接口GPIO系统时钟TSI总线时钟LPO,ERCLK32K,MCGIRCLK5.7.1 PMC 1-KHz LPO时钟电源管理控制器（PMC）可以产生一个 1KHz 的时钟使能所有模式（包括低功耗模式） 的操作。该时钟通常被称作 LPO 时钟或者 1-kHz LPO 时钟。5.7.2 WDOG时钟WDOG 时钟如图 5-2。图5-2 WDOG时钟发生器5.7.3 调试时钟调试时钟如图 5-3。图 5-3 调试时钟发生器5.7.4 PORT数字过滤器时钟数

17、字过滤器时钟如图 5-4：图 5-4 端口时钟发生器5.7.5 LPTMR时钟LPTMR 可选时钟如图 5-5：图 5-5 LPTMR 时钟发生器5.7.6 以太网时钟· RMII 时钟源须符合 OSCERCLK，必须是 50MHz。· MII 时钟是由外部引脚提供，必须是 25MHz。· IEEE1588 时间戳产生于内部时钟最高达 100MHz。它的时段必须是纳秒的整数倍（例 如：10ns=100MHz，15ns=66.67MHz，20ns=50MHz）。它的时钟如图 5-6：图 5-6 以太网 IEEE1588 时间戳模块时钟发生器5.7.7 USB OTG控制器时钟USB FS OTG 控制器是一个总线主机并连接到交叉开关，它的时钟连接到系统时钟。USB OTG 控制器的时钟需要 48MHz，模块的时钟如图 5-7：图 5-7 USB OTG48MHz 时钟源5.7.8 FlexCAN时钟FlexCAN 时钟如图 5-8：图 5-8 FlexCAN 时钟5.7.9 UART时钟UART0 和UART 1 在内核/系统时钟的模式操作；这使 UART0 和