产品硬件设计规范

1、XXXXXXXX 有限公司发行品硬件设计规范文件编号：XXXXXX版 本生效 日期核准审核编写1.72000/3/17至少以下部门或地点必须持有该文件之部分或全部收文:XXX公司领导（6）品质工程部工业设计部通信产品研究部网络产品研究部瘦客户机研究部移动计算研究部*非经本公司同意，严禁影印*XXXXXXXX 有限公司产品硬件设计规范文件编号XXXXXX文件目录版次1 1. 7页次1/1文 件 细 目硬件设计工作流程规范10附件5页，附表2页硬件系统设计原则电源设计规范EMC设计规范PCB布线图设计规范波峰焊对PCB布板要求用PADS设计PCB布线操作流程12用Can de nee设计PCB布线

2、操作流程12SMT设计规范10产品硬件安全设计规范11硬件审核规范12硬件设计文件输出规范附表4页13硬件版本制订规范14附则：本规范经呈总经理核准后，自生 效日期起执行，修改时亦同。附则不另外制作收 文:05-02C*非经本公司同意，严禁影印*XXXXXXXX 有限公司修订页次修改 内容摘要新版次产品硬件设计规范文件编号XXXXXX文 件修订履历表页次1 T 0收 文：*非经本公司同意，严禁影印*05-5C011.11. 硬件设计工作流程规范：增加附件一：STAR-510G终端硬件测试规范;附件二：STAR-510G终端硬件模块测试。02121. 增加硬件版本修订规范;2. 目录相应修改。1

3、.2031.修改附件一 6.1中抗电强度及取消表格。1.3041.41. 取消原 PCB的SMD布板规范”增加 SMT设 计规范”。051.修订 SMT设计规范”全篇。1.506071. “ SMT设计规范”增加焊盘及白油图的排版原则;2. 增加“波峰焊对 PCB布板要求”。3. 目录相应修改。1. 在“ SMT设计规范”中作以下变更：增加拼板及工艺边的具体要求和方法；变更基标的说明；变更部分片式元件焊盘要求。页数增加为7页。1.61.71.11.21.31.42. 相应修订目录。XXXXXXXX 有限公司产品硬件设计规范文件编号WI -C026硬件设计工作流程规范版次1.1页次1/31. 名

4、词解释：1.1时序图：一般以时钟或某一信号为参照物，描绘出各输入/输出信号之间 的时间关系图。2. 硬件设计工作流程图：责任者使用表单项目组长项目组成员项目组成员项目组成员项目组长项目组成员硬件总体设计各模块逻辑关系及主要时序关系设计各模块详细电路设计关键电路模块及关键部品实验审核完整电路设计的确定新产品项目规划表模块详细设计说明书硬件模块调试报告 产品硬件测试报告电路图输出收文：*非经公司同意，严禁影印*05-5C项目组长项目组成员PCB印制板设计JOB及光绘文件项目组长I PCB审核项目组成员做PCB板，粗调硬件模块调试报告 产品硬件测试报告项目组成员编写调试软件，调试各模块硬件电路图及J

5、OB文件项目组长修改硬件电路及改板 并做第二轮PCB布板XXXXXXXX 有限公司项目组成员部门主管项目组长A硬件模块调试报告产品硬件测试报告产品硬件设计规范文件编号WI -C026硬件设计工作流程规范版次1.1页次2/3收文：*非经公司同意，严禁影印*05-05C3. 内容：3.1项目组员依“新产品项目规划表”进行各模块逻辑及主要时序图设计。并填写 “模块详细设计说明书”(附表一)EMC设计，见“ EMC3.2可参考“硬件系统设计原则”进行。设计时应充分考虑 设计规范”。”附表3.3关键电路及关键部品的选择时应先做实验，并填写“硬件模块调试报告 二)。3.3.1调试报告内容应包括 ：(1)

6、模块的性能指标(2) 测试方法(3) 测试过程记录及结果3.3.2若拟制者与实验者不同，应予以说明，由项目组长审核.3.3.3现以STAR-510G终端为例，见附件一，附件二。modem加各种损伤下的吞吐量试3.4非常规性能可靠性实验，主要做性能指标如 验等。3.5 PCB的设计FCC、安规等方面的因素。应考虑外壳的尺寸结构，并充分考虑抗干扰、 具体见“ PCB布线图设计规范”及“ PCB的SMD布板规范”3.6电原理设计在微机上采用ORCAD，在工作站上用 CANDENCE 的CONCEPT软件设计。产品硬件设计规范文件编号WI -C026硬件设计工作流程规范版次1.1页次3/33.7样机评

7、审时应提供“产品硬件测试报告”（附表二）,内容应包括针对硬件总体规划中主要性能指标进行测 试得出的结果.若拟制者与 实验者 不同应予以 说明，由项目组长审核.4. 附件：附件一 ：STAR-510G终端硬件测试规范附件二:STAR-510G终端硬件模块测试5. 附表：附表一：硬件模块详细设计说明书（04-15）附表二：硬件模块调试报告/产品硬件测试报告（04-16）硬件设计工作流程规范文件编号WI -C026附件一：STAR-510G端硬件测试规范版次11.3页次1/2本规范专为 STAR-510G终端的硬件测试而编写，目的是为了对终端的硬件测试过程有个明确的规定。规定了对 STAR-510G

8、终端硬件进行测试的内容、设备、手段及 过程。1. 电源适应能力即电源输出为+5V ± 5%，1.1指标：能在 AC 150250V、50HZ ± 1HZ下正常工作， +12V ± 10%。150-250V ,示波器测频率,1.2测试方法：用交流调压器、 万用表来调整输入交流电压 再测输出电源电压。1.3测试及结果记录在”产品硬件测试报告 ”中。2. RS-232异步通讯口的电平及带载能力测试2.1指标：满足 GB6107 （等效EIARS-232 ）的电平要求。2.2测试方法：RS-232 电平。RS-232 电平。2.2.1在不联机下，用示波器（或万用表）测量通

9、讯口输出的 2.2.2在联机下用示波器（或万用表）测量通讯口输出的 2.3测试及结果记录在”产品硬件测试报告”中。3. 键盘接口3.1指标：采用IBM微机标准芯键盘接口。3.2测试方法：用终端测试软件测试。3.3测试及结果记录在”产品硬件测试报告 ”中。4. 并行接口4.1标准：采用 CENTRONICS 标准化25芯D型并行接口。4.2测试方法：采用终端测试程序测试打印口的有关控制信号和状态信号4.3测试及结果记录在”产品硬件测试报告”中。5. 显示接口5.1标准：接 CRT显示器显示。5.2测试方法：用终端测试程序测试，检测终端产品能否在指定时间完成屏幕上的直 观视觉效果和不同显示模式变换

10、。5.3测试及结果记录在”产品硬件测试报告”中。6. 安全6.1标准：XXXXXXXX 有限公司硬件设计工作流程规范文件编号WI -C026附件一：STAR-510G终端硬件测试规范版次1.3页次2/26.1.1产品的安全要求应符合 GB4943的规定。6.1.2 对地漏电流W 3.5mA 。6.1.3抗电强度：应能承受DC2121V的电压，持续1min的试验内无击穿或飞弧现象安全试验按 GB4943有关规定进行。 对地漏电流试验按GB4943中的当条规定进行.抗电强度试验按 GB4943中苏.3条规定进行,在逐批（交收）检验时,不进行 预处理.6.2测试：6.2.16.2.26.2.37.

11、噪声7.1产品工作时，距产品 1M处，噪声不得高于60db（A计权）。7.2测试方法：按 GB6881规定进行，测试点距离终端各表面1M处，取最大值。8. 电磁兼容性8.1性能：无线电干扰限值应符合GB9254中的第4.1条A级规定.8.2测试方法：按GB7813中5.7条规定进行.9. 电磁敏感度9.1性能：按GB6833.2、GB6823.6规定的试验要求进行 ，工作应正常.5.7条规定进行.9.2测试方法：按GB9813中10. 环境适应性气候环境适应性能按 机械环境适应性能按 波形为半正弦波形10.2测试方法：按GB9813中的条规定进行.11.可靠性：11.1 性能：MTBF（M1）

12、不低于 5000H.11.2测试方法：按GB9818中的条规定进行，其中温度应为20C，温度上限值为40 C , 可靠性试验和验收试验分别采用GB5080.7表.10.1标准GB9813表1的二级规定.GB9813表2、表3、表4、表示的1级规定,其冲击10.1.110.1.2硬件设计工作流程规范文件编号WI -C026附件二：STAR-510G终端硬件模块测试版次1. 1页次1/3.电源性能测试1. 指标：能在AC150250V, 50HZ下正常工作，负载能力：5V, 1.6A12V, 320mA-12V,220mA用交流调压器、万用表来调输入交流电电源电压 频率计来测频率 50 ±

13、; 1H Z.让终端满载工作下，测输出电源电压. 用假负载来测+5V、± 12V的负载能力.2. 测试方法150250V,以示波器或2.12.22.33. 测试记录3.1 +5V 输出：5.14V,1.6A3.2 +12V 输出:13.1V,320mA3.3 -12V 输出:-13.2V,230mA4. 结果:电源模块OK.二. CPU模块1. 模块指标1.1 MPU的时钟晶体频率 ：18-432MHZ, 精度± 0.01%.1.2 1.2 CPU各种指令的功能性检查.2. 测试方法2.1利用频率计测晶体频率.2.2利用测试软件进行各种指令功能检测.3. 测试记录3.1 晶

14、体频率 1843202MH Z.3.2指令测试OK.4. 结论:CPU正常.三. 存贮器模块1.指标1.1 ROM检测1.2 ROM读写正确1.3掉电保护的检测，备用电池电压3.6V,下电后数据维持电流V 2卩A.收文：*非经公司同意，严禁影印*05-05CXXXXXXXX 有限公司2. 测试方法2.1用测试软件检查ROM的奇偶检验和.2.2用测试软件对RAM区进行读写检查.2.3用万用表测备用电池的电压.3. 测试记录3.1奇偶校验和OK.3.2 RAM 读写正确.3.3电池电压3.67V,电池维持电流 0.8卩A.4. 结论:存储模块正常.四.显示模块1. 模块指标1.1 行频 31.5K

15、HZ,场频 60HZ ± 5%1.2视频信号的输出波形.1.3显示正常.2. 测试方法2.12.22.3指标：蜂鸣器响声响亮.测试方法：进入测试程序对蜂鸣器测试 测试记录：响声正常结论：蜂鸣器模块 0K.硬件设计工作流程规范文件编号WI -C026附件二：STAR-510G终端硬件模块测试版次1. 1页次2/3用频率计测行频，场频.用示波器测视频输出信号把VGA视频输出接到标准的VGA显示器，运行测试软件，检测能否在指定时间内完成屏幕上的直观视觉效果和不同显示模式的切换.3. 测试记录3.1 行频 31.8KHZ,场频 59.6HZ.3.2视频信号输出波形正确.3.3接CRT后显示正

16、常.4. 结论：显示模块正常.五. 响铃模块1.2.3.4.六. 接口模块1.模块指标收文：*非经公司同意，严禁影印*05-05C1.1键盘输入扫描码正确.1.2串行口通讯接口收发正确及电平满足1.3并行打印口输出、控制正确.2.测试方法2.12.2EIA RS-232硬件设计工作流程规范文件编号WI -C026附件二：STAR-510G终端硬件模块测试版次1. 1页次3/3进入测试软件，测试键盘每个键的扫描码是否正常.让串行通讯接口处于自发自收状态 ，检查在不同通讯状态下（波特率，7/8位数据方式，检验方式）是否收发正确，并用万用表测 RS-232通讯接口在联机 通讯及脱机状态下的电平 .2

17、.3,有关控制信号和状态信用工厂自制的打印口测试头检测打印口号的正确性.3. 记录3.1各键盘按键输入正确.3.2通讯收发正确.3.3脱机下，电平± 12V.联机下，电平± 8V.3.4打印口测试正确.4. 结论:键盘、串口、打印口模块0K.XXXXXXXX 有限公司硬件模块详细设计说明书文件编号产品型号版次页次日期模块名称及功能:04-15编号 1页次日期产品名称模块名称硬件模块调试报告产品硬件测试报告I 拟 制审核XXXXXXXX 有限公司04-16XXXXXXXX 有限公司产品硬件设计规范文件编号WI - C026硬件 系统设 计原则版次1.0页次1/21.系统扩展和

18、配置设计应遵循以下原则1.11.21.31.41.51.61.71.8尽可能选择典型电路为硬件系统的标准化、模块化打下良好基础。系统的扩展与外围设备的配置的水平应满足应用功能需要，并留有适当的余地以便二次开发。硬件结构应结合应用软件方案一并考虑，考虑的原则是：软件能实现的功能尽可能由软件实现，以简化硬件结构、降低成本、提高灵活性及适应性，但须注 意由软件实现的硬件功能，其响应时间要比直接用硬件实现长，且占用 时间，所以应根据系统实际要求划分软、硬件功能的比例。整个系统相关器件要尽可能做到性能匹配，速度匹配：时钟较高时存贮器应选存取速度较高的芯片。选择CMOS CPU芯片构成低功耗的系统时，系统

19、中的所有芯片都应选择低功耗的器件，电平匹配：输出 TTL “ 1 ”电平是2.45V输出，“ 0”电平是 00.4v ;输入CMOS1 ”电平是 4.99v5v，输入“ 0”电平是 00.01v。如果CMOS器件接受TTL的输出，其输入端应要加电平转换器或上拉电阻，否则CMO辭件会处于不确定状态。可靠性及抗干扰设计是硬件系统不可缺可的一部分，它包括芯片，器件选择、 去滤波印刷板布线、通道隔离、电源设计等。外接电路较多时须考虑驱动能力，如果要驱动更重的负载，单向传输时要扩展74LS 244总线驱动器，双向传输时要扩展74CS 245驱动器。要选择标准化以及抗损性好的器件或电路，对器件要进行筛选。

20、CMOS电路不用的输入端不允许浮空，不然会出现逻辑电平不确定和容易接受 外噪声干扰，产生误动作，有时易使栅极感应静电造成栅极击穿，因此多余的 输入端应根据具体情况与正电源或地相连接，也可与其它输入端连接。CPU收文：*非经公司同意，严禁影印*05-05CXXXXXXXX 有限公司产品硬件设计规范文件编号WI - C026硬件 系统设 计原则版次1.0页次2/22. CPU选择原则和建议一个计算机应用系统，首先面临CPU的选型问题，一般可作如下考虑。尽量选择与公司熟悉的CPU较相近的芯片，选择技术上先进的高性能I以为以后的产品发展提供较好的物质基础和条件。这样的原则如果被绝对化， 结果往往就事与

21、愿违。其一是因为性能好的芯片对不熟悉的人来说，都只能是 潜在的性能，一个人不可能什么机型的指令、系统都学；其二是因为随着集成 电路技术的发展，CPU芯片性能不断提高，发展极快，所以芯片层出不穷，所以应该保持一定的时间稳定性，轻易不要改变CPUCPU能满足应用要求就行不要盲目追求性能。应根据实际产品的特点及要求确 定CPU性能造价过低会给系统带来麻烦，甚至不能满足应用要求。但字长位 数和性能造价过高，可能造成大材小用，有的还会引出问题、系统复杂化。所选CPU芯片应要有成熟的开发系统和稳定的货源，丰富的应用软件支持，如 果用流行普遍使用的芯片，资料丰富，便于交流。应量选择集成度高 CPU能把外围控

22、制电路集成在芯片内可降低系统的复杂性, 提高系统可靠性。2.12.22.32.4CPU可收文:*非经公司同意，严禁影印*05-05C产品硬件设计规范文件编号WI - C026电源设计规范版次1.0页次1/21.输入条件若系统要求输入为交流电网，则电源就要考虑所能适应的电网电压范围，电网频率。世界电网电压有好几种：100V、220V、240V、380V等等，在一般情况下是不能兼容的，如果误用轻则烧保险管、电源，重则烧坏整个系统。电网的频 率一般有50HZ、60HZ或特殊场合的 400HZ,频率的差异对电源内部的整流器有 一定影响。一般是频率越高，整流器就容易发热，对于频率很高的场合，就要 求用快

23、恢复二极管及高频铝电解来构成整流滤波电路。对于某一电网电压，比 如标你值为220V的国家或地区，其电压有可能在172V到250V之间变动，这时就要求电源能在宽的电网电压范围内工作。在一些特定的场合，系统的输入要 求为直流输入，比如汽车电器、电信局系统等，这要考虑系统的电源输入极性， 电压值大小与供电母线是否匹配。2.系统内部对电源的要求系统对电源的电压要求是最基本的要求。这时电源要针对系统对电压的偏差允许范围，及其因负载变化引起的电流变化造成电源的电压波动（即负载调整 率），电网电压变化影响电源输出电压的波动（即电网调整率）来选择电源输出电压，使得该电压的波动限制在系统对供电电压偏差允许的范围

24、之内。系统对 电源输出电流大小的要求是选择电源最重要的条件之一。考核电源的输出电流 能力有两项指标，即持续输出电流和峰值电流输出大小。一般的线性稳压电路如7805，其持续输出能力为1.0A，其峰值输出能力可达近2.0A。若系统的工作电流为 1A，短时间内（如一两秒或一两分钟）达到2A，就可选用持续输出 为1A，峰值输出为 2A的电源。3.系统对电源的体积、重量、温升的要求系统对电源的体积、重量、温升的要求也可以说系统对电源的工作方式的要求，电源的工作方式分为开关方式和线性方式两种：开关方式的电源表产品硬件设计规范文件编号WI - C026电源设计规范版次1.0页次2/2使得输入电压能兼顾效率与

25、电网的电压波动。 电网适应能力差、温升 纹波可以做得小、现为输入与输出几乎等功率（扣除其损耗），可以直接由电网整流形成的直流 电压产生相应的输出电压。开关方式的电源电网适应能力强、效率高、整体体积 小、重量轻、整体温升小，但电路复杂，造价昂贵。线性方式输入与输出为等电 流，不象开关方式输入与输出为等功率，所以线性方式的输入输出压差越大，损 耗在稳压器上的功率就越多，则效率就越低，温升就越高。因此要求提高线性 源的效率就要降低输入与输出之间的电压差，所以线性方式就不可避免地使用一 个体积大、笨重的工频电源变压器，所以线性方式的电源就表现得重量重、体积大、效率低、高、要求散热的空间也大。但线引性电

26、源电路简单、电压稳定、 辐射也小，一般都有现成的IC,所以造价低廉。3.系统对电源的成本要求。总的来说线性工作的系统对电源的成本要求了也决定了电源对工作方式的要求,电源较便宜，开关电源较贵。只要是系统要求电源的纹波不是特别小，就尽可能 的选用开关型的电源。选用开关型电源使用整个系统的体积减小、温升降低、可靠性提高，增加了一点成本是值得的。产品硬件设计规范文件编号WI - C026EMC设计规范版次1 1.0页次1/31. 在电磁污染越来越严重、电磁波资源日益枯渴的今天，人们对电子产品的电磁兼容性(EMC)指标越来越重视，在十几项EMC指标中，最重要的也最基本两项是传导干扰与辐射干扰。2. 传导

27、干扰及抑制措施2.12.22.3传导干扰的频率大致为100KHZ30MHZ而且不同的标准定义的频率范围不一样。我们国家采用的标准与FCC标准相似。传导干扰是指干扰信号通过馈电线对市电电网的干扰。由于绝大部分的电器、仪表都直接与电网相连 接，抑制传导干扰意义在于减小这仪表电器对电网的污染，防止干扰信号 通过电网这个公共途径对其他电子设备的干扰。传导干扰是电网上的高频负载引起的，这些负载是高频工作的开关电源、 高频信号源、高频加热器等等。这些负载往往会产生脉冲式的大电流，这 些电流通过大的电流环路，产生了一些滤波电路无法滤除的共模噪声，而 且噪声中包含了丰富的高次谐波。抑制传导干扰最常用的方法是在

28、电网馈电回路中插入共模滤波器，共模滤 波器(如图1所示)由C1、C2、C3与B1组成，C1为安全标准件，取值在 0.047UF0.47uF之间，耐压为AC250V,薄膜电容，主要是滤除差模噪声。B1是绕在同一磁路上的两组线圈，电感量在12mH50mH之间，磁性材料为一般的铁氧体软磁材料。 C2及C3也是安全标准件， 取值在1000PF4700PF 之间，耐压为 AC250V,陶瓷介质的电容，起到抑制共模噪声的作用。O O220VC1丄C2负载，-C3B1产品硬件设计规范文件编号WI - C026EMC设计规范版次1.0页次2/33.辐射干扰及其抗干扰措施3.1辐射干扰的频率范围为30MH- 1

29、GHZ之间，辐射是高频信号源通过布线向空间辐射电磁谐波能量。这些不受控制的电磁波辐射会影响正常的无线 电通信，例如干扰收音机、电视机、无线电话、等设备。3.2辐射干扰是超高频信号通过布线作为发射天线向外辐射无用电磁能量， 因此尽可能缩小可被利用的布线尺寸，就有利于降低辐射干扰。 方法一：净化电源线。由于电源线是一切信号源的能量供给线，故电源 上被污染的可能性最大，并且电源线尺寸大且长，处理不好，辐射就很 容易把电源线作为干扰出口通道。要净化电源线，就必须在电源布线的 恬当位置加入滤波电容。这些电容要求高频特性好，尺寸小，便于靠近 负载。这些电容一般为叠层式的陶瓷电容，容量取0.01uF0.47

30、uF之间,电容靠近负载（各种IC）的电源引脚，并且注意布线，如下图：+5V+5VICJ:正确错误方法二：减缓高频信号源的边沿的上升及下降时间。极快的上升沿与下 降沿包含了很大的高次谐波能量，这些谐波都易于辐射，快速的边沿也 易通过布线的等效分布电容与电感的谐振而产生极高的电压及电流尖峰而产生大的辐射干扰。因此，在保证信号时序的前提下最大可能地降 低边沿速度是很有必要的。一般的方法是在线上串联电阻，这电阻与分 布电容的积分效应可放慢信号的边沿速度，也可通过选择适当的电阻作 为布线的等效的 R、L、C回路的阻尼电阻防止线上产生电压及电流尖峰。XXXXXXXX 有限公司产品硬件设计规范文件编号WI

31、- C026EMC设计规范版次1.0页次3/3这些阻尼电阻的取值为 数十欧到数百欧之间，电阻在线上的位置 应尽可能靠近信号的源端，便于产生RC积分效应。对于双向的 数据线，可以在两个源端均插入电阻。这些电阻随着信号的频 率上升，布线延长而减小，适当的值应通过实验确定。收文：*非经公司同意，严禁影印*05-05C产品硬件设计规范文件编号WI - C026PCB布线图设计规范版次1.0页次1/31.地线设计微机系统中的地线结构大致有系统地、机地（屏蔽地）、数字地（逻辑地）和模拟地等构成。在微机实时控制系统中 ，接地是抑制干扰的重要方法，如能将接地 和屏蔽正确结合起来使用可解决大部分干扰问题。1.1

32、1.21.3单点接地与多点接地选择在低频电路中，信号的工作频率小于 1Mhz时，它的布线和元器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而屏蔽线采用一点接地；当信号工作频率大于 10Mhz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用多点接地法；当工作频率在110MHz之间时，如果用一点接地，其地线长度不应超过波长的1/20,否则宜采用多点接地法。数字、模拟电路分开。电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混 ，分别与电源端地线相连。要尽量加 大线性电路的接地面积。接地线应尽量加粗。若接地用线条很细，接地电位则随电流的变化而变化，致使微

33、机的定时信号电平不稳，抗噪声性能变坏。1.4使它能通过三倍于印刷电路板上的允许电流，如有可能，23mm以上。接地线构成闭环路。 只用数字电路组成的印刷电路板接地时 的经验，将接地电路做成闭环路大多都明显地提高抗噪声能力。一块印刷电路板上有很多集成电路，尤其遇有耗电多的元件时因此应将接地线加粗，接地用线应在,根据某些人 其原因是:,因受到线条粗细限制，地线产生电位差，引起抗噪声能力下降，若成环路，则其差 值缩小。2.电源线布置电源线的布线方法除了要根据电流的大小源线、地线的走向与数据传递的方向一致,尽量加粗导体宽度外，采取使电 ,将有助于增强抗噪声能力。产品硬件设计规范文件编号WI - C026

34、PCB布线图设计规范版次1.0页次2/33.去耦电容配置在印刷电路板的各个关键部位配置去耦电容应视为印刷电路板设计的一项常规 做法。电源输入端跨接 10100卩F的电解电容器。原则上每个集成电路芯片都应安置一个0.01卩F的陶瓷电容器，如遇印刷电路板空隙小装不下时 ，可每410个芯片安置一个 110卩F的限噪声用的钽 电容器.这种器件的高频阻抗特别小，在500kHz20Mhz范围内阻抗小于 1 Q。而且漏电流很小 （0.5卩A以下）。对于抗噪声能力弱、关断时电流变化大的器件和ROM RAM存储器，应在芯片的电源线（Vcc）和地线（GND）间直接接 入去耦电容。电容引线不能太长，特别是高频旁路电

35、容不能带引线。3.13.23.33.44.印刷电路板的尺寸与器件布置4.14.24.3印刷电路板大小要适中，过大时，印刷线条长，阻抗增加，不仅抗噪声能力下降，成本也高；过小，则散热不好，同时易受邻近线条干扰。在器件布置方面，与其它逻辑电路一样，应把相互有有关的器件尽量放得靠 近些，能获得较好的抗噪声效果。易产生噪声的器件、小电流电路、大电流电路等应尽量远离计算机逻辑电路，如有可能，应另做电路板，这一点很重要。另外，一块电路板要考虑在机箱中放置的方向 方。,将发热量大的器件放置在上产品硬件设计规范文件编号WI - C026PCB布线图设计规范版次1.0页次3/35.其它5.15.25.3微机复位

36、端子"RESET"在强干扰现场会出现尖峰电压干扰,虽不会造成复位干扰，但可能改变部分寄存器状态， 因此可在"RESET"端配以0.01卩F去耦电容。CMOS芯片的输入阻抗很高，易受感应，故在使用时，对其不用端要接地或 接正电源。按钮、继电器、接触器等零部件在操作时均会产生较大火花 电路加以吸收。,必须利用 RCXXXXXXXX 有限公司产品硬件设计规范文件编号WI - C026波峰焊对PCB布板要求版次1.6页次1/2板的定位边焊接面焊盘距离板边4mm厂焊接面视图（虚线为元件外形图）mm口 口口口口nssnqpr口口 L t使用IC的引线中心距应1.0

37、mm焊盘间距0.5 mm （纵向） . 11 rrwi 11 b I I rrwn i :. o o Oi I I hT 焊盘间距应0.8 mm （横向）板的定位边元件面元件的外形距离板边 3mm波峰焊接件（通孔插件）对 PCB布板的一般要求如下图所示：主要有以下几方面内容：1. PCB外形尺寸：外形应为长方形或正方形，主要的要求是板的宽不宜太大，宽度大的板在波峰焊时板的弯曲变形率大，容易引发焊接不良及对板造成损坏。一般的外形（含拼版）最大宽度不超过250mm最小宽度不小于80mm.若产品要求排板超出此范围，应视为特殊工艺要 求来处理。2. 波峰焊接面要求通孔插件焊盘、表贴焊盘距离定位边的尺寸

38、应4mm元件体（含投影）要求距板边3mm以上，对达不到要求的元件应采用补焊工艺（补焊会影响板的清洁度和外观） 或视情况另加工艺边，对有表贴器件的板参照SMT设计规范加工艺边，只有插件的板加工艺边的宽度尺寸只要能满足以上要求就可以。3. 波峰焊接面通孔插件焊盘的最小间距与板在波峰焊时的流向密切相关，板的流向是与定位边（一般为长边）平行，而与带插座的边相垂直。在板的定位边方向上（横向）焊盘的最小间 距应0.8mm,而在与之垂直的方向上（纵向）焊盘的最小间距应0.5mm 1206及更小圭寸装的 表贴焊盘的最小间距要求也以此为准，1206以上的表贴焊盘需视元件外形尺寸而定，在依照元 件排列要求布板的情

39、况下，一般以元件的高度尺寸为焊盘最小间距要求.4. 波峰焊接面只能焊中心距大于1mm勺SOP封装的IC芯片，引线焊盘的宽度以引线的宽或中 心距的1/2为准,长度应露出引线一个焊盘宽以上。焊接面元件的排列将对波峰焊接造成直接影响，特别是尺寸较大的表贴件及IC，排列的主要 原则是焊点在板的波峰焊流向上不被元件体遮挡，在布板空间允许的情况下应尽可能符合此 要求如下图（1）（2）的表贴件排布方式，类似钽电容等高度尺寸元件应按此要求排布。(1)收文：*非经公司同意，严禁影印*05-05CXXXXXXXX 有限公司产品硬件设计规范文件编号WI - C026波峰焊对PCB布板要求版次11.6页次2/2BUi

40、r板的流向6.插件通孔焊盘直径 当元器件引脚直径 当元器件引脚直径 插件通孔焊盘直径下限值波峰焊接面上大的元器件和小的元器件，最好要交错放置尽量不排成一直线, 以防焊锡的表面力造成元器件端头的虚焊和漏焊。D值与元件引脚直径值d值,一般应同时满足下述两条要求d<1时,插件通孔焊盘直径D=d+0.20;d > 1时，插件通孔焊盘直径 D=d+0.30;>器件直径上限值.例：二极管IN4007引脚直径d=0.8 ± 0.05,其插件通孔焊盘直径公称尺寸应为 1.00,查GB/T 14156-93 “无贯穿连接的单、双面挠性技术条件”得出 D=1.00 ± 0.1

41、,因止匕 Dmin =0.90,d max =0.85,符合din > d max 之要求.7. 插件焊盘通孔的中心距应与元件的引线的中心距一致，敏感器件严禁特殊整形.8. 插件金属化孔（可导通孔）焊盘离片式元件焊盘距离应大于0.65mm.特别提示对部分插座的定位孔（如电话插座的定位孔等）及不需要接地的安装孔，尽可能不做 金属化孔，避免被粘锡或贴阻焊带，增加不必要的费用。产品硬件设计规范文件编号WI - C026用PADS设计PCB布线操作流程版次1 1.0页次1 1/12PCB布线图设计在微机上用 PADS软件布线，在工作站上用 Caclenee和Allegro设计1. 用PADS软件

42、布线过程：收文：*非经公司同意，严禁影印*05-05CA产品硬件设计规范文件编号WI - C026用PADS设计PCB布线操作流程版次1 1.0页次2/12作板B.C.D.E.F.2. 建立元件的封装2.1建立元件外观资料：2.1.1 Creat :建立一个新外观进入creat(2) 夕卜观名称：part decal name(cr=usr : test)(3) 建外观步骤如下：A. SETUP:参数设置，请设置如下内容：Dis play、Origin、Dot Grid、Units Terinal :增加焊盘Pad stacks:焊盘资料设定Outline:外型及线型资料制作Save :存入零

43、件库Exit :离开产品硬件设计规范文件编号WI - C026用PADS设计PCB布线操作流程版次1 1.0页次3/12(4) 在元件外观建立时应注意以下几点：A. 元件管脚的排序应与逻辑图对应B. 白油放在27层尽可能不要用第 0层来替代，0层为代表所有层， 在查错时有可能出现错误。C. 建封装时应注意原点，在一般情况下可将原点设在元件第一脚上，而在一些特殊的情况下可设在一些特殊点上。.D. 在建封装的时应注意封装应与原理图上器件对应，避免出现PCB封装与原理图在PCB上用DIP封装，而在原理图上则定义为TSOJ封装。造成PCB上管脚不能对应的情况.E. 元件的白油应能够尽量对元件进行说明，

44、尽量可认人从白油上看出元件的正负极，第一脚及插件的方向等。NEW PartEnter Part Type 新元件partinfo-定义零件型号相关资料 Gateinfo 定义零件内部各闸及选中 Part info 对* part type or suffix part type perfix2.2 建立元件资料型号 (CREAT-PART TYPE)选择PADS-Logic中相关资料.:形号名称list :可不必定义，如定义也只对TTL器件字头如：*4、*4ls:定义零件的序号名称*4HC2.2.22.2.1Logic family*PCB Decal & Altemates :定义该

45、型号所对应的外观一个 器件可对应多个圭寸装，在place 中可用F5来选择多封装.产品硬件设计规范文件编号WI - C026用PADS设计PCB布线操作流程版次1 1.0页次4/122.2.3uber of part attribute Non Numbic Pin Nos(Y/N) 定义接脚的名称Number of Gate :定义闸数Number of signal pin : 0 指定特定的接脚 (*号为必须定义，余下其他内容可不必定义 完成以上定义后可存档退出零件库可分为 4个部分:附加资料:N line requined:02.3.1PCB Decal*. PD外观资料 P CB-L

46、OGICCAE Decal *LD路符号资料logic2.3.2Part Type*. PT共同型号资料、 PCB、PADS-Logic2.3.3ZD-Li ne*.DL二维线性资料3.建立板的外框Board:在一个PCB设计中，Board具有唯一性和封闭性，必定2.3 P ADS电是围成一个封闭的空间。Creat-Board3.13.23.33.43.5选中New-poly，建立一个新的Board或可选中Add,从原有库中调入一个 Board根据PCB外观尺寸图上提供的定位孔孔位放置来定位孔 在建成一个新的Board后与用save存档在此过程中应注意如下几个方面：3.5.13.5.23.5.

47、3PCB外形图所提供的各个参数，及PCB图所提供的各个部分的元件限高，应尽可能寻找器年满足限高的要求。PCB外形图上对各个对接口的排布。PCB上各个对外接上应尽可能地满足电气性能的合理性，应在模具的初始规则时期向模具设计部门提供大致的接口及电气性能要求。产品硬件设计规范文件编号WI - C026用PADS设计PCB布线操作流程版次1 1.0页次5/12对CPU接口及一些大型的SMD器件进行检查对UNUSED中出现的电阻，电容、电感等RC器件进行检查，基本上如果输入正确的话应无RC器件出现在 UNNSED中。3.5.4 3.5.4另外有部分器件或设计的功耗比较大，应在模具的设计时考虑有比较良好的

48、通风散热性能。4.调入网表进入 PadsP2000in/out-futnetin在PADS的设计中，基本上采用futnetin格式的输入，该格式可在oread下生成, 在该网表中包含了各管脚的连接关系，各个器件封装及各个网路名。在网表输入完成后，可以用 joh out来存档 在网表输入时应注意如下几点：4.1在网表输入完成时，应无error描述。4.2网表输入完成后应对网路路进行粗略的检查。4.2.1 电源、地、 VBB、+12V、-12V4.2.2 memory器件所接的网路及管脚4.3 网表输入完成后应进入report的unused，对mconnecct没有使用的管脚进行检查。4.4输入完

49、成应对 Job存档，并在以后的工作中注意在采用工作盘时须存档备 份。产品硬件设计规范文件编号WI - C026用PADS设计PCB布线操作流程版次1 1.0页次6/125. setup可以分为3个部分5.1set up全局5.2set up pad5.3线性资料设置5.4设定电源特殊网路的走线参数5.4.1 set up全局参数，应对以下参数设置A. 层数设置层数设置一般设为以下三种：B. 单位设置有mm mi英寸C.D.E.F.G.H.I.J.K.L.M.1）单层 2）双层 3）四层Tear Drop Pad Gen erati on Read Width可高为 P ad-Track cleara neeP ad-Track Cleara nc12mil 10mil 8mil 最小8mil最小8mi