数字电子技术基础—试题—填空

1、1.、 填空题：(每空 1 分(30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16逻辑函数 L = A bCD + a+ b+ c +d =(1)_ o三态门输出的三种状态分别为:高电平、低电平和高阻态。主从型JK触发器的特性方程严=Q叽尿罷+府.共 10 分)5 .6 .1.为用4个触发器可以存储 4位二进制数。存储容量为4KX8位的RAM存储器，其地址线为 12条、数据线为8条。八进制数(34.2 ) 8的等值二进制数为 (11100.01 ) 2 ;(_) 8421BCD o十进制数98的8421BCD码2 . TTL 与非门的多余输入端悬空时，相当于输入迪

2、电平。3 .图15所示电路 中 的最简逻辑表达式为 AB。巧图154.5.6.A一个JK触发器有两个稳态，它可存储一位二进制数。 若将一个正弦波电压信号转换成同一频率的矩形波，应采用 常用逻辑门电路的真值表如表1所示，则F 1、F 2、FB多谐振荡器电路。3分别属于何种常用逻辑门。1 表1 1.(11011)；F 22 = (_27_)1;F 3分别为：同或，与非门，或门102.8421BCD码的1000相当于十进制的数值 8。3 格雷码特点是任意两个相邻的代码中有_一_位二进制数位不同。4逻辑函数的反演规则指出，对于任意一个函数F,如果将式中所有的原变量 互换， 反变量_互换，就得到 F的反

3、函数 二极管的单向导电性是外加正向电压时导通 ,晶体三极管作开关应用时一般工作在输出特性曲线的 TTL三态门的输出有三种状态：高电平、低电平和_.与或运算_互换,5.6.7.8.于。外加反向电压时饱和 区和_状态。 上拉电阻 和电源 。截止 。截止 区。高阻集 电极开路门的英文缩写为 0C 门，工作时必须外加 一个2线4线译码器，其输入端的数目与输出端数目相比较，后者较 输出n位代码的二进制编码器，一般有 _2；个输入信号端。(低位)进位信号 _三数相加的算术运算逻辑电路。 当前输入状态 有关，而且与 输出的原始状态9.10.11全加器是指能实现两个加数和12.时序逻辑电路的输出不仅与有关。1

4、3.与非门构成的基本 RS锁存器的特征方程是 S+ RQn ，约束条件是 RS=0 。14. 时序逻辑电路中，按照触发器的状态是否同时发生变化可分为异步时序电路。15. JK触发器当 J=K=_1_时，触发器 CS+1= :CfO16. 用555定时器构成的多谐振荡器，若充放电回路中有电阻、电容， 的脉冲周期 T_0. 7(R1+2R2)C_O17. A/D转换需要经过采样、 保持、 量化和 编码四个步骤。18. 根据D/A转换器分辨率计算方法，4位D/A转换器的分辨率为6.7% o19. DAC的转换精度包括分辨率 和转换误差20. 为使采样输出信号不失真地代表输入模拟信号，采样频率率f i

5、 max的关系是f s2fimaxo21 在A/D转换时，将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称 样Of Sf imax同步时序电路和则该多谐振荡器形成Ofs和输入模拟信号的最高频22. 在A/D转换中，用二进制码表示指定离散电平的过程称为_23. CPLD的含义是复杂可编程逻辑器件O24. MAX+ PLUS n中用于仿真文件的编辑器是波形编辑器25. MAX+ PLUS n中采用图形编辑器设计时的后缀名为 gdf26. 在 MAX+ PLUS路设计调用量化On集成环境下，为图形文件产生一个元件符号的主要用途是被高层次电27.28.29.30.31.实体是VHDL语言的

6、标准库，VHDL语言程序中，关键字实体的英文是VHDL语言程序中，关键字结构体的英文是 VHDL语言程序保存时的文件名必须与VHDL语言中，STD库定义设计的输入输出端口。包含了 VHDL语言中的标准包集合。en tityArchitecture实体名相同。32.F<=(A AND B)OR(NOT A AND NOT B)运算的结果是AB + A B (同或)。VHDL语言中，逻辑操作符“ NXOR的功能是 代入定理33.1、逻辑代数的三种基本运算规则代入定理、反演定理2、逻辑函数的描述方法有逻辑函数式、逻辑图、波形图 、卡诺图、逻辑真值表3、将8kX4位的RAM扩展为64kX8位的R

7、AM需用 16需用一片 3 线-8线译码器。4、 三态门电路的输出有高电平 种状态。5、 Y= ABC+AD+C的对偶式为 Y=(A+B+C (A+D) C o6、 一个10位地址码、8位输出的ROM其存储容量为8K 或2137、 若用触发器组成某十一进制加法计数器，需要4 个无效状态。8、欲将一个正弦波电压信号转变为同频率的矩形波，应当采用 电路。同或O对偶定理。等O片8kX4位的RAM同时还低电平 和咼阻 3O个触发器，有5施密特触发器9、图2所示电路中，74161为同步4位二进制加计数器,Rd为异步清零端，则该电路为 六进制计数器。10、图3所示电路中触发器的次态方程图2Qn+1为加3.

8、写出下列公式：A + A = 1 ；朋+ AB = B ； A+AB = a+b ；A+B =a+b。4.5.6.7.&含用触发器的数字电路属于时序逻辑电路（组合逻辑电路、电路中，工作电压为 5V的是TTL ;要特别注意防静电的是要对256个存贮单元进行编址，则所需的地址线是_8_条。输出端一定连接上拉电阻的是OC 门；三态门的输出状态有态。施密特触发器有 2个稳定状态，多谐振荡器有0下图是由触发器构成的时序逻辑电路。试问此电路的功能是是 同步 时序电路（填同步还是异步），当R=1时，D=1，当第二个CP脉冲到来后，QQQQ= 0100。时序逻辑电路）CMOS O。TTL、CMOS1

9、、 0 、高阻态三种状个稳定状态。 移位寄存器 ，QQQQ= 0000，当 FD=0,1为2.O D 试写出下列1D图中各Q8的等值二进制数为1Qi100.011D1D1D.八进制数（34.2 ）（是什C么状态;十进制数98的8421BCD码为TTL门电FDYCP02门电路的输出 中为宰0门电路）低电平）？FF(B)1RjFF（其中（A) (B)rA） Y2=3. 一个JK触发器有 2 个稳态，它可存储4. 单稳态触发器有一个稳定状态和一个暂稳状态。_态、有两个不同的触发电平，具有回差特性。多谐振荡器稳态。以上三种电路均可由555 定时器外接少量阻容元件构成。5常用逻辑门电路的真值表如右图所示

10、，则 F1、F2、F 3分 别属于何种常用逻辑门。 F1 同或 ，F2 与非门 ，F3 或非(C)3=1位二进制数。施密特触发器有两个稳定状没有稳定状态，只有两个暂O6. OC门的输出端可并联使用，实现的输出状态有0、高阻三种状态。7. 时序逻辑电路的输出不仅和_ 一电路原来状态_ 有关。2= 1647.625_10= 8421BCD1.01001011，反码是。3. 假设Z为电路的输出，Xi为电路的输入，yi为电路的状态，线与功能；三态门1 、输入.有关，而且还与i=1,2r，Z描述的是组合逻辑电路;Zi=fi（x 1Xn），i=1,2 -是时序逻辑4.5.6.7.9.Z=f i(X1 Xn

11、,y 1 yn), -r, Z描述的电路。5位扭环形计数器的无效状态为22O如用0V表示逻辑1, -10V表示逻辑0,这属于 正 逻辑。 不会出现的变量取值所对应的最小项叫约束项。对160个符号进行二进制编码，则至少需要_8位二进制数。逻辑函数F= A + BC的最小项之和表达式为 A ”B C + A ”B C + ABC + ABC o三态门除了输出高电平和低电平之外，还有第三种输出状态，即10. RS触发器的特性方程为 QnW =S+RqSR=0 。高阻态状态。218，十六进制为 DA2. D触发器的特征方程为 Qn+ =D , JK触发器的特征方程为Qn = JQ+Kq o3.在数字电

12、路中三极管工作在0和_1_ 状态，所以数字电路只有两个 状态。4. A=（-59） 10, A 的原码是 1111011，补码是 1000101 o5. 使用与非门时多余的输入端应接高电平，或非门多余的输入端应接6 如果对72个符号进行二进制编码，则至少要7位二进制代码。低电平。7 .函数丫 = A+AB +A（C +D）,其反函数为 AA+B（A + CD）,对偶式为AA + B(A+CD)。&逻辑符号如图一所示，当输入 A="0"，输入B为方波时，则输出 F应为 方波。 9电路如图二所示，则输出F的表达式为 Y=ABC>1图一Vaa10逻辑函数的表示方法1

13、1.欲构成能记最大十进制数为999的计数器，至少需要或三片4位二进制加法计数器芯片。12时序逻辑电路中一定是含触发器 。13五位扭环开计数器的无效状态有丝o14若一个逻辑函数由三个变量组成，则最小项共有1.真值表逻辑表达式逻辑图2.3.4.有5.卡诺图 。片十进制加法计数器，（11010101）2=（-00101）2=（100101（14）10=（01000111）D5)16 =()原码=(余3码=(213111011)10)补码000101008421BCD码对于JK触发器的两个输入端，当输入信号相反时构成 时构成 T 触发器。组合逻辑电路的冒险现象是由常见的脉冲产生电路有施密特触发器触发器

14、有 2个稳态，D触发器，当输入信号相同竞争 引起，表现为 尖峰 脉冲。 多谐振荡器 ，常见的脉冲整形电路存储8位二进制信息要丄个触发器。输入 和触发器状态有关，没有输入变量的时序电路6. 米利型时序电路输出信号与又称 穆尔型电路。7. 如果某计数器中的触发器不是同时翻转，这种计数器称为器中的n表示计数器的计数状态个数，最大计数值是_n-11.逻辑函数有四种表示方法，它们分别是（真值表）异步计数器，n进制计数O（图一）（逻辑图）（逻辑表达式）（卡诺图）。2 .将2004个“1”异或起来得到的结果是（0)o3.由555定时器构成的三种电路中，（施密特触发器）（单稳态触发器）是脉冲的整形电路。4.

15、TTL器件输入脚悬空相当于输入（高）电平。5基本逻辑运算有：（与）、（或）和（非）运算。6采用四位比较器对两个四位数比较时,先比较（最高）位。7.触发器按动作特点可分为基本型、（同步型）、（主从型）和边沿型;&如果要把一宽脉冲变换为窄脉冲应采用（积分型单稳态）触发器（TTL）电路和（CMOS9 目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是电路。10施密特触发器有（2）个稳定状态，多谐振荡器有（0）个稳定状态。11 数字系统按组成方式可分为功能扩展电路、功能综合电路两种;12两二进制数相加时，不考虑低位的进位信号是（半） 加器。低位进位相加的运算电路，称为全13不仅考虑两

16、个本位（低位）相加，而且还考虑来自 加器。14.时序逻辑电路的输出不仅和 该时刻输入变量的取值 有关,而且还与 该时刻电路所处的状 态有天。15计数器按CP脉冲的输入方式可分为同步计数器和异步计数器。16触发器根据逻辑功能的不同，可分为RS触发器、T触发器、T，触发器、JK触发器、D触发器等。17.根据不同需要，在集成计数器芯片的基础上，通过采用反馈归零法、预置数法、进位输 耐最小数旷等方法可以实现任意进制的技术器。18. 4. 一个JK触发器有2个稳态，它可存储1位二进制数。19若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路 20.把JK触发器改成T触发器的方法是J=K=T。1 逻辑代数的三个重要规则是代入规则、 对偶规则、 反演规则。2