存储器与高速缓存技术

1、存储器和高速缓存技术存储器和高速缓存技术教学重点教学重点 存储器的分类存储器的分类 内部存储器的系统结构内部存储器的系统结构 动、静态读写存储器动、静态读写存储器RAM的基本存储单元的基本存储单元与芯片与芯片 4.1 4.1 存储器和存储器件存储器和存储器件4.1.1 4.1.1 存储器的分类存储器的分类4.1.2 4.1.2 存储器的系统结构存储器的系统结构4.1.3 4.1.3 选择存储器器件的考虑因素选择存储器器件的考虑因素4.1.4 4.1.4 随机存取存储器随机存取存储器RAMRAM4.1.5 4.1.5 只读存储器只读存储器ROMROM4.1.6 4.1.6 存储器在系统中的连接考

2、虑和使用举例存储器在系统中的连接考虑和使用举例存储器存储器是计算机是计算机( (包括微机包括微机) )硬件系统的重要组成部分，有了存储器，计算机硬件系统的重要组成部分，有了存储器，计算机才具有才具有“记忆记忆”功能，才能把程序及数据的代码保存起来，才能使计算机系统功能，才能把程序及数据的代码保存起来，才能使计算机系统脱离人的干预，而自动完成信息处理的功能。脱离人的干预，而自动完成信息处理的功能。存储器系统的三项主要性能是指标容量、速度和成本。存储器系统的三项主要性能是指标容量、速度和成本。存储容量是存储器系统的首要性能指标，因为存储容量越大，则系统能够保存储容量是存储器系统的首要性能指标，因为

3、存储容量越大，则系统能够保存的信息量就越多，相应计算机系统的功能就越强；存的信息量就越多，相应计算机系统的功能就越强；存储器的存取速度直接决定了整个微机系统的运行速度，因此，存取速度也存储器的存取速度直接决定了整个微机系统的运行速度，因此，存取速度也是存储器系统的重要的性能指标；是存储器系统的重要的性能指标；存储器的成本也是存储器系统的重要性能指标。存储器的成本也是存储器系统的重要性能指标。为了在存储器系统中兼顾以上三个方面的指标，目前在计算机系统中通常采为了在存储器系统中兼顾以上三个方面的指标，目前在计算机系统中通常采用三级存储器结构，即使用高速缓冲存储器、主存储器和辅助存储器，由这三用三级

4、存储器结构，即使用高速缓冲存储器、主存储器和辅助存储器，由这三者构成一个统一的存储系统。从整体看，其速度接近高速缓存的速度，其容量者构成一个统一的存储系统。从整体看，其速度接近高速缓存的速度，其容量接近辅存的容量，而其成本则接近廉价慢速的辅存平均价格。接近辅存的容量，而其成本则接近廉价慢速的辅存平均价格。 1. 1. 存储器的概述存储器的概述4.1.1 4.1.1 存储器的分类存储器的分类（1）按构成存储器的器件和存储介质分类）按构成存储器的器件和存储介质分类 按构成存储器的器件和存储介质主要可按构成存储器的器件和存储介质主要可分为：磁芯存储器、半导体存储器、光电分为：磁芯存储器、半导体存储器

5、、光电存储器、磁膜、磁泡和其它磁表面存储器存储器、磁膜、磁泡和其它磁表面存储器以及光盘存储器等。以及光盘存储器等。2. 2. 存储器分类存储器分类（2）按存取方式分类）按存取方式分类 可将存储器分为可将存储器分为随机存取存储器随机存取存储器、只读存储器只读存储器两种形式。两种形式。 随机存储器随机存储器RAM(Random Access Memory)RAM(Random Access Memory)又称读写存储器，指能够通过指令随机地、个别地对其中各个又称读写存储器，指能够通过指令随机地、个别地对其中各个单元进行读单元进行读/写操作的一类存储器。写操作的一类存储器。 按照存放信息原理的不同，

6、随机存储器又可按照存放信息原理的不同，随机存储器又可分为静态和动态两分为静态和动态两种种。静态。静态RAM是以双稳态元件作为基本的存储单元来保存信息是以双稳态元件作为基本的存储单元来保存信息的，因此，其保存的信息在不断电的情况下，是不会被破坏的；的，因此，其保存的信息在不断电的情况下，是不会被破坏的；而动态而动态RAM是靠电容的充、放电原理来存放信息的，由于保存是靠电容的充、放电原理来存放信息的，由于保存在电容上的电荷，会随着时间而泄露，因而会使得这种器件中在电容上的电荷，会随着时间而泄露，因而会使得这种器件中存放的信息丢失，必须定时进行刷新。存放的信息丢失，必须定时进行刷新。2. 2. 存储

7、器分类存储器分类 在微机系统的在线运行过程中，只能对其进行读在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作的一类存储器。操作，而不能进行写操作的一类存储器。ROMROM通常用通常用来存放固定不变的程序、汉字字型库、字符及图形符来存放固定不变的程序、汉字字型库、字符及图形符号等。随着半导体技术的发展，只读存储器也出现了号等。随着半导体技术的发展，只读存储器也出现了不 同 的 种 类 ， 如 可 编 程 的 只 读 存 储 器不 同 的 种 类 ， 如 可 编 程 的 只 读 存 储 器PROM(Programmable ROM)PROM(Programmable ROM)，可擦

8、除的可编程的只读存，可擦除的可编程的只读存储器储器EPROM(Erasible Programmable ROM)EPROM(Erasible Programmable ROM)和和EEPROM(Electric Erasible Programmable ROM)EEPROM(Electric Erasible Programmable ROM)以及以及掩膜型只读存储器掩膜型只读存储器MROM(Masked ROM)MROM(Masked ROM)等，近年来发展等，近年来发展起来的快擦型存储器起来的快擦型存储器(F1ash Memory)(F1ash Memory)具有具有EEPROMEEP

9、ROM的特的特点。点。 只读存储器只读存储器ROM (Read-Only MemoryMemory) 分为主存储器分为主存储器( (内存内存) )、辅助存储器、辅助存储器( (外存外存) )、缓冲、缓冲存储器等，存储器等，主存储器又称为系统的主存或者内存，位主存储器又称为系统的主存或者内存，位于系统主机的内部，于系统主机的内部，CPUCPU可以直接对其中的单元进行读可以直接对其中的单元进行读/ /写操作；辅存存储器又称外存，位于系统主机的外部，写操作；辅存存储器又称外存，位于系统主机的外部，CPUCPU对其进行的存对其进行的存/ /取操作，必须通过内存才能进行；取操作，必须通过内存才能进行；缓

10、冲存储器位于主存与缓冲存储器位于主存与CPUCPU之间，其存取速度非常快，之间，其存取速度非常快，但存储容量更小，可用来解决存取速度与存储容量之但存储容量更小，可用来解决存取速度与存储容量之间的矛盾，提高整个系统的运行速度。间的矛盾，提高整个系统的运行速度。 另外，还可根据所存信息是否容易丢失，而把存储器分成易失性存储器和非易失性存储器。如半导体存储器(DRAM，SRAM)，停电后信息会丢失，属易失性；而磁带和磁盘等磁表面存储器，属非易失性存储器。(3)(3)按在微机系统中位置分类按在微机系统中位置分类存储器分类表如下所示：存储器分类表如下所示：存储器 主存储器 随机存储器(RAM) 只读存储

11、器(ROM) 双极型半导体存储器 MOS存储器（静态、动态） 可编程只读存储器PROM可擦除可编程只读存储器EPROM，EEPROM掩 膜 型 只 读 存 储 器MROM辅助存储器 磁盘(软盘、硬盘、盘组)存储器磁带存储器 光盘存储器 缓冲存储器 半导体半导体存储器存储器只读存储器只读存储器 （ROM）随机存取存储器随机存取存储器（RAM）静态静态RAM（SRAM）动态动态RAM（DRAM） 非易失非易失RAM（NVRAM）掩膜式掩膜式ROM一次性可编程一次性可编程ROM（PROM） 紫外线擦除可编程紫外线擦除可编程ROM（EPROM）电擦除可编程电擦除可编程ROM（EEPROM）详细展开，注

12、意对比一般情况下，一个存储器系统由以下几部分组成。一般情况下，一个存储器系统由以下几部分组成。1 1基本存储单元基本存储单元一个基本存储单元可以存放一位二进制信息，其内部一个基本存储单元可以存放一位二进制信息，其内部具有两个稳定的且相互对立的状态，并能够在外部对其具有两个稳定的且相互对立的状态，并能够在外部对其状态进行识别和改变。不同类型的基本存储单元，决定状态进行识别和改变。不同类型的基本存储单元，决定了由其所组成的存储器件的类型不同。了由其所组成的存储器件的类型不同。2 2存储体存储体( (以图示讲解说明以图示讲解说明) )一个基本存储单元只能保存一位二进制信息，若要存一个基本存储单元只能

13、保存一位二进制信息，若要存放放M MN N个二进制信息，就需要用个二进制信息，就需要用M MN N个基本存储单元个基本存储单元，它们按一定的规则排列起来，由这些基本存储单元所，它们按一定的规则排列起来，由这些基本存储单元所构成的阵列称为存储体或存储矩阵。构成的阵列称为存储体或存储矩阵。4.1.2 4.1.2 存储器的系统结构存储器的系统结构由于存储器系统是由许多存储单元构成的，每个存储单元一般由于存储器系统是由许多存储单元构成的，每个存储单元一般存放存放8位二进制信息，为了加以区分，我们必须首先为这些存储单位二进制信息，为了加以区分，我们必须首先为这些存储单元编号，即分配给这些存储单元不同的地

14、址。地址译码器的作用元编号，即分配给这些存储单元不同的地址。地址译码器的作用就是用来接受就是用来接受CPU送来的地址信号并对它进行译码，选择与此地送来的地址信号并对它进行译码，选择与此地址码相对应的存储单元，以便对该单元进行读写操作。址码相对应的存储单元，以便对该单元进行读写操作。存储器地址译码有两种方式，通常称为单译码与双译码。存储器地址译码有两种方式，通常称为单译码与双译码。(1) 单译码单译码 单译码方式又称字结构，适用于小容量存储器。单译码方式又称字结构，适用于小容量存储器。(2) 双译码双译码 在双译码结构中，将地址译码器分成两部分，即行译码器在双译码结构中，将地址译码器分成两部分，

15、即行译码器(又叫又叫X译码器译码器)和列译码器和列译码器(又叫又叫Y译码器译码器)。X译码器输出行地址选择信译码器输出行地址选择信号，号，Y译码器输出列地址选择信号。行列选择线交叉处即为所选中译码器输出列地址选择信号。行列选择线交叉处即为所选中的内存单元，这种方式的特点是译码输出线较少。的内存单元，这种方式的特点是译码输出线较少。3地址译码器地址译码器译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译码 单译码结构单译码结构 双译码结构双译码结构u 双译码可简化芯片设计双译码可简化芯

16、片设计u 主要采用的译码结构主要采用的译码结构3地址译码器地址译码器( (续）续）4片选与读写控制电路片选与读写控制电路片选信号用以实现芯片的选择。对于一个芯片片选信号用以实现芯片的选择。对于一个芯片来讲，只有当片选信号有效时，才能对其进行读来讲，只有当片选信号有效时，才能对其进行读写操作。片选信号一般由地址译码器的输出及写操作。片选信号一般由地址译码器的输出及一些控制信号来形成，而读一些控制信号来形成，而读/写控制电路则用来控写控制电路则用来控制对芯片的读制对芯片的读/写操作。写操作。5I/O电路电路I/O电路位于系统数据总线与被选中的存储单元电路位于系统数据总线与被选中的存储单元之间，用来

17、控制信息的读出与写入，必要时，还之间，用来控制信息的读出与写入，必要时，还可包含对可包含对I/O信号的驱动及放大处理功能。信号的驱动及放大处理功能。4.1.2 4.1.2 存储器的系统结构存储器的系统结构4.1.2 4.1.2 存储器的系统结构存储器的系统结构6 6集电极开路或三态输出缓冲器集电极开路或三态输出缓冲器为了扩充存储器系统的容量，常常需要将几为了扩充存储器系统的容量，常常需要将几片片RAMRAM芯片的数据线并联使用或与双向的数据芯片的数据线并联使用或与双向的数据线相连，这就要用到集电极开路或三态输出线相连，这就要用到集电极开路或三态输出缓冲器。缓冲器。7 7其它外围电路其它外围电路

18、对不同类型的存储器系统，有时，还专门需对不同类型的存储器系统，有时，还专门需要一些特殊的外围电路，如动态要一些特殊的外围电路，如动态RAMRAM中的预充中的预充电及刷新操作控制电路等，这也是存储器系电及刷新操作控制电路等，这也是存储器系统的重要组成部分。统的重要组成部分。A3A4A5A6A7A8行选择64 64存储矩阵.VCCGND输入数据控制I / O1I / O2I / O3I / O4列 I/O 电路列选择. . . . . .A0A2A1A9CSWE4.1.2 4.1.2 存储器的系统结构存储器的系统结构4.1.3 4.1.3 选择选择存储器器件的考虑因素存储器器件的考虑因素1. 易失

19、性易失性 易失性是区分存储器种类的重要外部特性之一。易失性是区分存储器种类的重要外部特性之一。易失性是指电源断开之后，存储器的内容是否丢失。易失性是指电源断开之后，存储器的内容是否丢失。 如果某种存储器在断电之后，仍能保存其中的如果某种存储器在断电之后，仍能保存其中的内容，则为非易失性存储器（外部存储器、内容，则为非易失性存储器（外部存储器、ROM） ；否则，就叫易失性存储器（否则，就叫易失性存储器（RAM）。）。4.1.3 4.1.3 选择选择存储器器件的考虑因素存储器器件的考虑因素2. 只读性只读性 只读性是区分存储器种类的又一个重要特性。只读性是区分存储器种类的又一个重要特性。 如果某个

20、存储器中写入数据后，只能被读出，但如果某个存储器中写入数据后，只能被读出，但不能写入，那么这种存储器叫只读存储器，即不能写入，那么这种存储器叫只读存储器，即ROM（read only memory)；如果一个存储器在写入数据；如果一个存储器在写入数据后，既可对它进行读出，又可再对它修改，那么就叫后，既可对它进行读出，又可再对它修改，那么就叫可读写存储器。可读写存储器。4.1.3 4.1.3 选择选择存储器器件的考虑因素存储器器件的考虑因素3. 存储容量存储容量 每个芯片中的存储单元的总数即存储容量。存每个芯片中的存储单元的总数即存储容量。存储容量和芯片集成度有关，也和器件基本单元的工作储容量和

21、芯片集成度有关，也和器件基本单元的工作原理和类型有关。原理和类型有关。 内存条有内存条有8位数据宽度的位数据宽度的30引线的引线的SIMM（single inline memory module)、 32位数据宽度位数据宽度的的72引线的引线的SIMM和和64位数据宽度的位数据宽度的168引线引线DIMM （dual inline memory module)4.1.3 4.1.3 选择选择存储器器件的考虑因素存储器器件的考虑因素4. 速度速度 存储器的速度是用存储器访问时间来衡量的。存储器的速度是用存储器访问时间来衡量的。访问时间就是指存储器接收到稳定的地址信号到完访问时间就是指存储器接收到

22、稳定的地址信号到完成操作的时间。访问时间的长短决定于许多因素，成操作的时间。访问时间的长短决定于许多因素，主要与制造器件的工艺有关。主要与制造器件的工艺有关。 当前，半导体存储器主要用两大类工艺，一类当前，半导体存储器主要用两大类工艺，一类是双极性的是双极性的TTL技术，一类是金属氧化物半导体技术，一类是金属氧化物半导体MOS技术，后者又分技术，后者又分CMOS和和HMOS等技术等技术4.1.3 4.1.3 选择选择存储器器件的考虑因素存储器器件的考虑因素4. 功耗功耗 在用电池供电的系统中，功耗是非常重要的问在用电池供电的系统中，功耗是非常重要的问题。题。CMOS能够很好地满足低功耗要求。但

23、能够很好地满足低功耗要求。但CMOS能够很好地满足低功耗要求。但能够很好地满足低功耗要求。但CMOS器件容量较器件容量较小，并且速度慢。功耗和速度是成正比的。小，并且速度慢。功耗和速度是成正比的。4.1.4 4.1.4 随机随机存取存储器存取存储器RAMRAM RAM RAM按其结构和工作原理分为静态按其结构和工作原理分为静态RAMRAM即即SRAMSRAM（static RAM)static RAM)和动态和动态RAMRAM即即DRAMDRAM（dynamic RAM)dynamic RAM)。 SRAMSRAM速度快，速度快，不需要刷新，但片容量低，功耗大。不需要刷新，但片容量低，功耗大。

24、 DRAMDRAM片容量高，但需要刷新，否则其中片容量高，但需要刷新，否则其中的信息就会丢失。的信息就会丢失。1. SRAM4.1.4 4.1.4 随机随机存取存储器存取存储器RAMRAM SRAM保存信息的机制是基于双稳态触发器的工作原理，保存信息的机制是基于双稳态触发器的工作原理，组成双稳态触发器的组成双稳态触发器的A、B两管中，两管中，A导通导通B截止时为截止时为1，反之，反之，A截止截止B导通时为导通时为0。其内部基本电路中，用。其内部基本电路中，用2个个晶体管构成双稳态触发器，晶体管构成双稳态触发器，2个晶体管作为负载电路，个晶体管作为负载电路，还有还有2个晶体管用来控制双稳态触发器

25、。个晶体管用来控制双稳态触发器。 缺点缺点：容量小、功耗大：容量小、功耗大 优点优点：不需要刷新，简化了外部电路：不需要刷新，简化了外部电路VCC(+5V)T3T2T1T4VCCT3T1T4T2X地址译码线ABD0D0T5T6T7T8(I/O)I/O接Y地址译码器AB(a) 六管静态存储单元的原理示意图 (b) 六管基本存储电路 2. DRAM（1） DRAM器件器件DRAMDRAM是利用电容存储电荷的原理来保存信息的，它将晶体是利用电容存储电荷的原理来保存信息的，它将晶体管结电容的充电状态和放电状态分别作为管结电容的充电状态和放电状态分别作为1 1和和0 0。DRAMDRAM的基本单元电路简

26、单，最简单的的基本单元电路简单，最简单的DRAMDRAM单元只需一个管单元只需一个管子构成，这使子构成，这使DRAMDRAM器件的芯片容量很高，而且功耗低。但器件的芯片容量很高，而且功耗低。但是由于电容会逐渐放电，所以对是由于电容会逐渐放电，所以对DRAMDRAM必须不断进行读出和必须不断进行读出和再写入，以使泄放的电荷得到补充，也就是刷新。再写入，以使泄放的电荷得到补充，也就是刷新。 一次刷新过程实际上就是对存储器进行一次读取、放大一次刷新过程实际上就是对存储器进行一次读取、放大和再写入。和再写入。 T 1 E S D E S C D 字选线 数据线 动态动态RAMRAM基本存储单元基本存储

27、单元 它由一个它由一个MOSMOS管管T T1 1和位和位于其栅极上的分布电容于其栅极上的分布电容c c构构成。当栅极电容成。当栅极电容C C上充有电上充有电荷时，表示该存储单元保存荷时，表示该存储单元保存信息信息“1”1”。反之，当栅极。反之，当栅极电容上没有电荷时，表示该电容上没有电荷时，表示该单元保存信息单元保存信息“0”0”。由于。由于栅极电容上的充电与放电是栅极电容上的充电与放电是两个对立的状态，因此，它两个对立的状态，因此，它可以作为一种基本的存储单可以作为一种基本的存储单元。元。 写操作写操作：字选择线为高电平，：字选择线为高电平，T T1 1管导通，写信号通过位管导通，写信号通

28、过位线存入电容线存入电容C C中中 读操作：读操作：字选择线仍为高电平，存储在电容字选择线仍为高电平，存储在电容C C上的电荷，上的电荷，通过通过T1T1输出到数据线上，通过读出放大器，即可得到所输出到数据线上，通过读出放大器，即可得到所保存的信息。保存的信息。 动态动态RAMRAM基本存储单元基本存储单元 刷新刷新：动态：动态RAMRAM存储单元实质上是依靠存储单元实质上是依靠T1T1管栅极电容管栅极电容的充放电原理来保存信息的。时间一长，电容上所保的充放电原理来保存信息的。时间一长，电容上所保存的电荷就会泄漏，造成了信息的丢失。因此，在动存的电荷就会泄漏，造成了信息的丢失。因此，在动态态R

29、AMRAM的使用过程中，必须及时地向保存的使用过程中，必须及时地向保存“1”1”的那些的那些存储单元补充电荷，以维持信息的存在。这一过程，存储单元补充电荷，以维持信息的存在。这一过程，就称为动态存储器的刷新操作就称为动态存储器的刷新操作 Intel2164A Intel2164A是一种是一种64K64K1 1的动态的动态RAMRAM存储器芯片，它的基本存储单元就是存储器芯片，它的基本存储单元就是采用单管存储电路，其它的典型芯片有采用单管存储电路，其它的典型芯片有Ietel 21256/21464Ietel 21256/21464等。等。 （2）动态）动态RAM存储器芯片存储器芯片Intel 2

30、164A8位地址锁存器1/4I/O门 输出缓冲器A0A1A2A3A4A5A6A7DOUTVDDVSS行时钟缓冲器列时钟缓冲器写允许时钟缓冲器数据输入缓冲器RASCASWEDIN128128存储矩阵1/128行译码器128128存储矩阵128读出放大器1/2(1/128列译码器)128读出放大器128读出放大器128读出放大器1/2(1/128列译码器)128128存储矩阵128128存储矩阵1/128行译码器Intel 2164AIntel 2164A的内部结构的内部结构 存储体存储体：64K64K1 1的存储体由的存储体由4 4个个128128128128的存储阵列的存储阵列构成；构成； 地

31、址锁存器地址锁存器：由于：由于Intel 2164AIntel 2164A采用双译码方式，故采用双译码方式，故其其1616位地址信息要分两次送入芯片内部。但由于封装位地址信息要分两次送入芯片内部。但由于封装的限制，这的限制，这1616位地址信息必须通过同一组引脚分两次位地址信息必须通过同一组引脚分两次接收，因此，在芯片内部有一个能保存接收，因此，在芯片内部有一个能保存8 8位地址信息的位地址信息的地址锁存器；地址锁存器； 数据输入缓冲器数据输入缓冲器： 用以暂存输入的数据；用以暂存输入的数据； 数据输出缓冲器数据输出缓冲器： 用以暂存要输出的数据；用以暂存要输出的数据； 1/4I/O1/4I/

32、O门电路门电路：由行、列地址信号的最高位控制，能：由行、列地址信号的最高位控制，能从相应的从相应的4 4个存储矩阵中选择一个进行输入输出操作；个存储矩阵中选择一个进行输入输出操作； 行、列时钟缓冲器行、列时钟缓冲器：用以协调行、列地址的选通信号；：用以协调行、列地址的选通信号； 写允许时钟缓冲器写允许时钟缓冲器：用以控制芯片的数据传送方向；：用以控制芯片的数据传送方向； 128128读出放大器读出放大器：与：与4 4个个128128128128存储阵列相对应，共存储阵列相对应，共有有4 4个个128128读出放大器，它们能接收由行地址选通的读出放大器，它们能接收由行地址选通的4 4128128

33、个存储单元的信息，经放大后，再写回原存储单个存储单元的信息，经放大后，再写回原存储单元，是实现刷新操作的重要部分；元，是实现刷新操作的重要部分； 1/1281/128行、列译码器行、列译码器： 分别用来接收分别用来接收7 7位的行、列地址，位的行、列地址，经译码后，从经译码后，从128128128128个存储单元中选择一个确定的存个存储单元中选择一个确定的存储单元，以便对其进行读储单元，以便对其进行读/ /写操作。写操作。Intel 2164AIntel 2164A的内部结构（续）的内部结构（续）Intel 2164AIntel 2164A的外部结构的外部结构Intel 2164A是具有16个

34、引脚的双列直插式集成电路芯片，其引脚安排如图4-6所示。A0A7：地址信号的输入引脚，用来分时接收CPU送来的8位行、列地址； RAS ：行地址选通信号输入引脚，低电平有效，兼作芯片选择信号。当RASRAS为低电平时，表明芯片当前接收的是行地址； CAS ：列地址选通信号输入引脚，低电平有效，表明当前正在接收的是列地址(此时RAS应保持为低电平)；WE ： 写允许控制信号输入引脚，当其为低电平时，执行写操作；否则，执行读操作。 DIN：数据输入引脚； DOUT：数据输出引脚； VDD：十5V电源引脚； Css：地； N/C：未用引脚。12345678910111213141516N/CDINW

35、ERASA0A2A1VDDVSSCASDOUTA6A5A4A3A7图4-6 Intel 2164A引脚（3）DRAM的刷新和的刷新和DRAM控制器控制器 刷新的方法有多种，但最常用的是刷新的方法有多种，但最常用的是“只有行地只有行地址有效址有效”的方法，按照这种方法，刷新时，存储体的方法，按照这种方法，刷新时，存储体的列地址无效，一次选中存储体中的一行进行刷新。的列地址无效，一次选中存储体中的一行进行刷新。具体执行时，每当一个行地址信号具体执行时，每当一个行地址信号RASRAS有效选中某有效选中某一行时，该行的所有存储体单元都分别和读出放大一行时，该行的所有存储体单元都分别和读出放大电路接通，

36、在定时时钟作用下，读出放大电路分别电路接通，在定时时钟作用下，读出放大电路分别对该行存储单元进行一次读出、放大和重写，既进对该行存储单元进行一次读出、放大和重写，既进行刷新。只要在刷新时限行刷新。只要在刷新时限2ms2ms中对中对DRAMDRAM系统进行逐系统进行逐行选中，就可实现全面刷新。行选中，就可实现全面刷新。（3）DRAM的刷新和的刷新和DRAM控制器控制器(续）续）为了实现刷新，DRAM控制器具有如下功能： 时序功能时序功能 ： DRAM控制器需要按固定的时序提供行地址选通信号RAS，为此，用一个计数器产生刷新地址，同时用一个刷新定时器产生刷新请求信号，以次启动一个刷新周期，刷新地址

37、和刷新请求信号联合产生行地址选通信号RAS，每刷新一行，又产生下一个行地址选通信号。 地址处理功能地址处理功能 ： DRAM控制器一方面要在刷新周期中顺序提供行地址，以保证在2ms中使所有的DRAM单元都被刷新一次，另一方面，要用一个多路开关对地址进行切换，因为正常读写时，行地址和列地址来自地址总线，刷新时只有来自刷新地址计数器的行地址而没有列地址，总线地址则被封锁。 仲裁功能：仲裁功能： 当来自CPU对内存的正常读写请求和来自刷新电路的刷新请求同时出现时，仲裁电路要作出仲裁，原则上，CPU的读写请求优先于刷新请求。内部的“读写和刷新的仲裁和切换”电路一方面会实现仲裁功能，另一方面完成总线地址

38、和刷新地址之间的切换。（3）DRAM的刷新和的刷新和DRAM控制器控制器(续）续）刷新定时器刷新地址计数器控制逻辑电路地址译码和行/列地址切换地址总线控制总线读写地址控制信号读写和刷新的仲裁和切换时序发生器RAS0 RASnCAS0 CASnWE其他信号刷新周期启动刷新请求刷新地址图图4.2 DRAM4.2 DRAM控制器的原理图控制器的原理图4.1.5 只读存储器只读存储器ROM指在微机系统的在线运行过程中，只能对其进行读指在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作的一类存储器操作，而不能进行写操作的一类存储器，在不断发在不断发展变化的过程中，也产生了掩模型展变化的过程

39、中，也产生了掩模型ROMROM、可编程只读、可编程只读性性PROMPROM、可擦出可编程、可擦出可编程EPROMEPROM、EEPROMEEPROM、闪烁存储、闪烁存储器器FLASHFLASH等各种不同类型。等各种不同类型。ROMROM器件有两个显著的优点：器件有两个显著的优点： 结构简单，所以位密度比可读写存储器高。结构简单，所以位密度比可读写存储器高。 具有非易失性，所以可靠性高。具有非易失性，所以可靠性高。如图如图4-11所示，是一个简单的所示，是一个简单的44位的位的MOS ROM存储阵列，采用单译码方式。这时，有存储阵列，采用单译码方式。这时，有两位地址输入，经译码后，输出四条字选择

40、两位地址输入，经译码后，输出四条字选择线，每条字选择线选中一个字，此时位线的线，每条字选择线选中一个字，此时位线的输出即为这个字的每一位。此时，若有管子输出即为这个字的每一位。此时，若有管子与其相连（如位线与其相连（如位线1和位线和位线4），则相应的），则相应的MOS管就导通，这些位线的输出就是低电表管就导通，这些位线的输出就是低电表平，表示逻辑平，表示逻辑“0”；而没有管子与其相连的；而没有管子与其相连的位线（如位线位线（如位线2和位线和位线3），则输出就是高电），则输出就是高电平，表示逻辑平，表示逻辑“1” 。 一、掩膜型一、掩膜型ROM 掩膜型掩膜型ROMROM中的信息是厂家根据用户给定

41、的程序或数据对芯片掩膜进行中的信息是厂家根据用户给定的程序或数据对芯片掩膜进行二次光刻而决定的。根据制造技术，掩膜型二次光刻而决定的。根据制造技术，掩膜型ROMROM又可分为又可分为MOSMOS型和双极性两种。型和双极性两种。MOSMOS型功耗小，但速度比较慢，微型机系统中用的型功耗小，但速度比较慢，微型机系统中用的ROMROM主要是这种类型。双极主要是这种类型。双极性速度比性速度比MOSMOS型快，但功耗大，只用在速度较高的系统中。型快，但功耗大，只用在速度较高的系统中。图4-11 简单的44位的MOS ROM存储阵列 掩膜掩膜ROMROM的存储单元在生产完成之后，其所保存的信息的存储单元在

42、生产完成之后，其所保存的信息就已经固定下来了，这给使用者带来了不便。为了解决这就已经固定下来了，这给使用者带来了不便。为了解决这个矛盾，设计制造了一种可由用户通过简易设备写入信息个矛盾，设计制造了一种可由用户通过简易设备写入信息的的ROMROM器件，即可编程的器件，即可编程的ROMROM，又称为，又称为PROMPROM。PROM PROM 的类型有多种，我们以二极管破坏型的类型有多种，我们以二极管破坏型PROMPROM为例来说为例来说明其存储原理。这种明其存储原理。这种PROMPROM存储器在出厂时，存储体中每条存储器在出厂时，存储体中每条字线和位线的交叉处都是两个反向串联的二极管的字线和位线

43、的交叉处都是两个反向串联的二极管的PNPN结，结，字线与位线之间不导通，此时，意味着该存储器中所有的字线与位线之间不导通，此时，意味着该存储器中所有的存储内容均为存储内容均为“1”1”。如果用户需要写入程序，则要通过专。如果用户需要写入程序，则要通过专门的门的PROMPROM写入电路，产生足够大的电流把要写入写入电路，产生足够大的电流把要写入“1”1”的那的那个存储位上的二极管击穿，造成这个个存储位上的二极管击穿，造成这个PNPN结短路，只剩下顺结短路，只剩下顺向的二极管跨连字线和位线，这时，此位就意味着写入了向的二极管跨连字线和位线，这时，此位就意味着写入了“1”1”。读出的操作同掩模。读出

44、的操作同掩模ROMROM。 二、可编程的二、可编程的ROM（PROM）二、可编程的二、可编程的ROM（PROM）（续）（续）除此之外，还有一种熔丝式除此之外，还有一种熔丝式PROMPROM，用户编程时，靠，用户编程时，靠专用写入电路产生脉冲电流，来烧断指定的熔丝，以专用写入电路产生脉冲电流，来烧断指定的熔丝，以达到写入达到写入“1”1”的目的。的目的。 对对PROMPROM来讲，这个写入的过程称之为固化程序。来讲，这个写入的过程称之为固化程序。由于击穿的二极管不能再正常工作，烧断后的熔丝不由于击穿的二极管不能再正常工作，烧断后的熔丝不能再接上，所以这种能再接上，所以这种ROMROM器件只能固化

45、一次程序，数器件只能固化一次程序，数据写入后，就不能再改变了据写入后，就不能再改变了。与普通的与普通的P沟道增强型沟道增强型MOS电路电路相似，这种相似，这种EPROM电路在电路在N型的基型的基片上扩展了两个高浓度的片上扩展了两个高浓度的P型区，分型区，分别引出源极（别引出源极（S）和漏极）和漏极(D)，在源，在源极与漏极之间有一个由多晶硅做成极与漏极之间有一个由多晶硅做成的栅极，但它是浮空的，被绝缘物的栅极，但它是浮空的，被绝缘物SiO2所包围。在芯片制作完成时，所包围。在芯片制作完成时，每个单元的浮动栅极上都没有电荷每个单元的浮动栅极上都没有电荷，所以管子内没有导电沟道，源极，所以管子内没

46、有导电沟道，源极与漏极之间不导电，其相应的等效与漏极之间不导电，其相应的等效电路如图电路如图4-12(b)所示，此时表示该所示，此时表示该存储单元保存的信息为存储单元保存的信息为“1”。P+P+AlSiO2SD浮空多晶硅栅N基体字线EPROM(a)(b)位线可擦除可编程的可擦除可编程的ROMROM又称为又称为EPROMEPROM。它的基本存储单元的结构和工作原理如。它的基本存储单元的结构和工作原理如图图4-124-12所示。所示。三、三、 可擦除可擦除、可编程的可编程的ROM（EPROM）1基本存储电路基本存储电路 图4-12 P沟道EPROM结构示意图向该单元写入信息“0”：在漏极和源极（即

47、S）之间加上十25v的电压，同时加上编程脉冲信号(宽度约为50ns)，所选中的单元在这个电压的作用下，漏极与源极之间被瞬时击穿，就会有电子通过SiO2绝缘层注入到浮动栅。在高压电源去除之后，因为浮动栅被SiO2绝缘层包围，所以注入的电子无泄漏通道，浮动栅为负，就形成了导电沟道，从而使相应单元导通，此时说明将0写入该单元。清除存储单元中所保存的信息：必须用一定波长的紫外光照射浮动栅，使负电荷获取足够的能量，摆脱SiO2的包围，以光电流的形式释放掉，这时，原来存储的信息也就不存在了。 由这种存储单元所构成的ROM存储器芯片，在其上方有一个石英玻璃的窗口，紫外线正是通过这个窗口来照射其内部电路而擦除

48、信息的，一般擦除信息需用紫外线照射l520分钟。1基本存储电路（续）基本存储电路（续） Intel2716是一种是一种2K8的的EPROM存储器芯片，双列直插式封装，存储器芯片，双列直插式封装，24个引脚，个引脚，其最基本的存储单元，就是采用如上所述的带有浮动栅的其最基本的存储单元，就是采用如上所述的带有浮动栅的MOS管，其它的典型管，其它的典型芯片有芯片有Ietel 2732/27128/27512等。等。 芯片的内部结构芯片的内部结构 Intel 2716存储器芯片的内部结构框图如图所示，其主要组成部分包括：存储器芯片的内部结构框图如图所示，其主要组成部分包括：A1A2A3A4A5A6A7

49、O1O2O0A0地VCCA8A9VPPOEA10CEO7O6O5O4O3VCC地VPPOEOE输出允许片选 和编程逻辑译码y x译码输出缓冲. 门y16K Bit存储矩阵地址输入 数据输出O0O7A0A101234567891011121314151617181920212223242EPROM 芯片芯片Intel 2716 (a) 引脚分配图 (b) 内部结构框图 存储阵列存储阵列：Intel2716Intel2716存储器芯片的存储器芯片的存储阵列由存储阵列由2K2K8 8个带有浮动栅的个带有浮动栅的MOSMOS管管构成，共可保存构成，共可保存2K2K8 8位二进制信息；位二进制信息； X

50、 X译码器译码器：又称为行译码器，可对：又称为行译码器，可对7 7位位行地址进行译码；行地址进行译码； Y Y译码器译码器：又称为列译码器，可对：又称为列译码器，可对4 4位位列地址进行译码；列地址进行译码； 输出允许、片选和编程逻辑输出允许、片选和编程逻辑：实现片：实现片选及控制信息的读选及控制信息的读/ /写；写； 数据输出缓冲器数据输出缓冲器：实现对输出数据的：实现对输出数据的缓冲。缓冲。图4-13Intel2716具有24个引脚，其引脚分配如图4-13(a)所示，各引脚的功能如下： Al0A0：地址信号输入引脚，可寻址芯片的2K个存储单元； O7O0： 双向数据信号输入输出引脚； CE

51、：片选信号输入引脚，低电平有效，只有当该引脚转入低电平时，才能对相应的芯片进行操作； OE：数据输出允许控制信号引脚，输入，低电平有效，用以允许数据输出； Vcc：+5v电源，用于在线的读操作； VPP：+25v电源，用于在专用装置上进行写操作； GND：地。(2) 芯片的外部结构：芯片的外部结构：3EPROM 芯片芯片Intel 2764A12A0D7D0PGMCEVppVcc2764 EPROM在初始状态下，所有的数位均为“1”，写入时，只能将“1”改变为“0”，用紫外线光源抹除时，才能将“0”变为“1”。 EPROM通常有几种工作方式，既读方式、编程方式和校验方式。 读方式就是对已经写入

52、数据的EPROM进行读取，这和一般存储器的读操作一样，Vpp和Vcc接5V电压，当片选信号CE和地址信号有效时，即可实现读操作。 编程方式就是对EPROM进行写操作，此时， Vcc仍加5V电压， Vpp引脚按厂家要求加上2125V的电压，CE为高电平，从A12 A0端输入要编程的单元的地址，在D7 D0端输入数据，这时，再在PGM端加上5V编程脉冲，便可进行编程。 校验方式总是与编程方式配合使用的，以便在每次写入1个数据字节后，紧接着将写入的数据读出，去检查写入的信息是否正确。在校验方式下， Vpp和 Vcc与编程方式时候的接法一样， CE端为低电平，编程脉冲端也是低电平。四、电可擦除可编程序

53、的四、电可擦除可编程序的ROM(Electronic Erasible Programmable ROM) EPROM尽管可以擦除后重新编程，但擦除时需用紫外线光源，使用起来仍然不太方便。现在常用一种可用电擦除的可编程的ROM，简称为E2PROM。 E2PROM通常有4种工作方式，即读方式、写方式、字节擦除方式和整体擦除方式。 读方式是E2PROM最常用的工作方式，如同对普通ROM的操作，用来读取其中的信息；写方式，对E2PROM进行编程；字节擦除方式下，可以擦除某个指定的字节；整体擦除方式下，使整片E2PROM中的内容全部擦除。五、五、 快擦型存储器快擦型存储器(F1ash Memory)

54、快擦型存储器又称闪烁存储器，它是不用电池供电的、高速耐用的非易失性半导体存储器，它以性能好、功耗低、体积小、重量轻等特点活跃于便携机(膝上型、笔记本型等)存储器市场，但价格较贵。 快擦型存储器具有EEPROM的特点，又可在计算机内进行擦除和编程，它的读取时间与DRAM相似，而写时间与磁盘驱动器相当。快擦型存储器有5V或12V两种供电方式。对于便携机来讲，用5V电源更为合适。快擦型存储器操作简便，编程、擦除、校验等工作均已编成程序，可由配有快擦型存储器系统的中央处理机予以控制。 快擦型存储器可替代EEPROM，在某些应用场合还可取代SRAM，尤其是对于需要配备电池后援的SRAM系统，使用快擦型存

55、储器后可省去电池。快擦型存储器的非易失性和快速读取的特点，能满足固态盘驱动器的要求，同时，可替代便携机中的ROM，以便随时写入最新版本的操作系统。快擦型存储器还可应用于激光打印机、条形码阅读器、各种仪器设备以及计算机的外部设备中。典型的芯片有27F256/28F016/28F020等。习题与思考：习题与思考：1试说明存储器系统的主要性能指标。2存储器的哪一部分用来存储程序指令及像常数和查找表一类的固定不变的信息？哪一部分用来存储经常改变的数据？3术语“非易失性存储器”是什么意思？PROM和EPROM分别代表什么意思？4微型计算机中常用的存储器有哪些类型？它们各有何特点？分别适用于哪些场合？5试

56、比较静态RAM和动态RAM的优缺点，并说明有何种方法可解决掉电时动态RAM6计算机的电源掉电后再接电时（系统中无掉电保护装置），存储在各类存储器中的信息是否仍能保存？试从各类存储器的基本原理上来分析说明。7“ROM是只读存储器”这种说法正确吗？正确的说法应该怎样？8试从ROM器件的发展过程，说明读、写之间的辩证关系。4.1.6 4.1.6 存储器在系统中的连接考虑和使用举例存储器在系统中的连接考虑和使用举例1. 存储器和存储器和CPU的连接考虑的连接考虑存储器和存储器和CPUCPU之间通过地址线、数据线和控制线实现连接之间通过地址线、数据线和控制线实现连接时，要考虑如下几个问题。时，要考虑如下

57、几个问题。（1 1）高速）高速CPUCPU和较低速度存储器之间的速度匹配问题。和较低速度存储器之间的速度匹配问题。（2 2）CPUCPU总线的负载能力问题。总线的负载能力问题。（3 3）片选信号和行地址、列地址的产生机制。）片选信号和行地址、列地址的产生机制。2. SRAM的使用举例的使用举例B A OE T芯片允许信号逻辑电路地址译码器B A OE T写脉冲发生器延迟MRDCMWTCD7D0D7D0A19A14A12A13A11A0D7D0WECECE0CE1CE2CE3A11A0模块选择读写控制8286（2片）82864KX8b静态RAM3. DRAM和和DRAM控制器的使用举控制器的使用

58、举例例M/IOWRA0A9D7D4CSWE2114 (1)A0A9D3D0CSWE2114 (1)A0A9D7D4CSWE2114 (2)A0A9D3D0CSWE2114 (2)2:4译码器A11A10A0A9D7D010A11A10译码器A9A9A0A0WRWEI/OI/OCS2114 (1).D0D3D4D7A9A0WEI/OI/OCS2114 (2). . . . .8088Y0M/IO4.2 微型机系统中存储器的体系结构微型机系统中存储器的体系结构 4.2 .1 4.2 .1 层次化的存储器体系结构层次化的存储器体系结构 微型计算机系统中，整个存储器体微型计算机系统中，整个存储器体系采

59、用层次化结构。这种层次化结构系采用层次化结构。这种层次化结构不但出现在存储器总体结构中，也出不但出现在存储器总体结构中，也出现在内存结构中。现在内存结构中。1. 1. 层次化总体结构层次化总体结构 层次化层次化：把各种速度不同、容量不同、存储：把各种速度不同、容量不同、存储技术也可能不同的存储设备分为几层，通过硬技术也可能不同的存储设备分为几层，通过硬件和管理软件组成一个既有足够大的空间又能件和管理软件组成一个既有足够大的空间又能保证满足保证满足CPUCPU存取速度要求而且价格适中的整体。存取速度要求而且价格适中的整体。这样的存储器具有最好的性能价格比。这样的存储器具有最好的性能价格比。1.

60、1. 层次化总体结构层次化总体结构分层结构思想分层结构思想：用：用CacheCache、内存和辅存来构、内存和辅存来构成层次式的存储器，按使用频度将数据分为成层次式的存储器，按使用频度将数据分为不同的档次分放在不同的存储器中，不同层不同的档次分放在不同的存储器中，不同层次的存储器之间可以互相传输。次的存储器之间可以互相传输。1. 1. 层次化总体结构层次化总体结构 Cache Cache是速度最快的存储器，是静态是速度最快的存储器，是静态RAMRAM类类型，存取速度和型，存取速度和CPUCPU的速度相匹配，但价格也较的速度相匹配，但价格也较高，且容量较小。高，且容量较小。CPUCPU运行过程中