数字电子课程设计

1、 数字电子技术 - 电子钟课程设计 学院： 电气工程学院 专业： 电气工程及其自动化 姓名： 杨 宇 学号： 080804110113 指导教师： 王愉节 谭兴 2011年1月12日 目 录一摘要3二各部件介绍4 1.数码显示器4 2.74LS90计数器4 3.分频器5 4.振荡器6 5.校时电路83 数字电子钟的基本原理9 1.电子钟整体电路设计9 2.分频器电路设计11 3.计数器电路设计11 4.译码驱动显示电路设计124 数字电子钟的组装和调试13五连接电路图时遇到的简单故障原因分析13 1.排除译码显示器出现乱码现象的故障13 2.排除译码显示器不能正常计数的故障13 3.排除译码显

2、示器计数频率过快的故障13 4.排除秒各位，分各位不能向十位进位的故障14六课程设计总结与感想14七参考文献资料14 电子时钟设计一摘要：数字电子产品的发展不仅是人类文明进步的标志，同时也是科技创新的必然要求。对推动社会的进步起着不可磨灭的作用，而电子时钟作为一种普遍的电子产品，更是人们生活所不可缺少的。任何精密的仪器都必须依赖时间的计量才会拥有其存在的价值。由此可知，对于电子产品的研究与设计就变得是那样的必不可少，这是创新精神的要求，也是时代赋予我们的一份责任。这次课程设计我们以电子时钟的计数与进位作为设计的主要目的。通过反复的检查与设计，让我们在了解数字电子技术理论知识的同时，更加深刻的了

3、解电子钟的工作原理与逻辑电路的设计方法。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。数字电子钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时等附加功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器，校时电路、报时电路和振荡器组成。二各部件介绍 1. 数码显示器 译码显示电路是将数字电子钟的计时状态直观清晰的反应出来，被人们的视觉感官所接受。显示器件选用LED七段数码管。在译码显示电路输出信号的驱动下，显示出清晰的、直观的数字符号，并且为保证数码管

4、正常工作提供足够的工作电流。该数字钟的电路设计用到了6个显示数码管。译码显示电路的功能是将时、分、秒计数器输出的4位二进制码进行翻译后显示出相应的十进制数字。通常译码器与显示器是配套使用的，在这里选用共阴极发光二极管数码显示器BS202和译码驱动器74LS48配套使用。 七段显示译码器74LS48的输出为高电平有效，即输出为1时，对应字段点亮；输出为0时对应字段熄灭。该译码器能够驱动七段显示器显示16种字形。输入A、B、C和D接收4位二进制码，输出a、b、c、d、e、f和g分别驱动七段显示器的a、b、c、d、e、f和g字段。为了增强器件功能，74LS48高有3个辅助控制信号LI、RBI和BI/

5、RBO。 （BS发光二极管）274LS90计数器秒脉冲信号经过4级计数器，分别得到“秒”个位、十位，“分”个位、十位的计时。“秒”、“分”计数器都为60进制。分和秒计数器都是60进制的计数器 其计数规律为0001585900 选74LS90作十位计数器和个位计数器，再将它们级联组成60的计数器，时计数器是一个12进制的计数器 ，即当数字钟运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律。 74LS90计数器作为秒计时时的六进制与十进制组合而成的六十进制工作连接图示与分计时时组合而成的六十进制工作连接图相同，且连接

6、图如下： 六十进制连接图 3.分频器 选用3片中规模集成电路计数器74LS90可以完成上述功能，因每片为1/10分频，3片级联则可获得所需要的频率信号，即第1片的Q0端输出频率为500Hz，第2片的Q3端输出为10Hz，第3片的Q3端输出为1Hz。分频器的功能是对振荡器产生的方波信号进行分频外理，一方面形成计时所需的标准秒脉冲信号，另一方面提供数字钟功能扩充时所需的信号。74LS90由四个触发器组成，分为计数器和计数器。R9为异步置位端，R0为异步复位端，A、B为两个时钟输入端，QA、QD为计数器状态输出端。图中，每片为1/10分频，第1片的QA端输出频率为500Hz的方波信号，QD端输出频率

7、为100Hz的方波信号；第2片的QD端输出频率为10Hz的方波信号；第3片的QD端输出频率为1Hz的方波信号。 (74ls90引脚图)4. 晶体振荡器 晶体振荡器是一种高精度和高稳定度的振荡器，被广泛应用各类振荡电路中，以及通信系统中用于频率发生器、为数据处理设备产生时钟信号和为特定系统提供基准信号。晶体振荡器电路给数字钟提供一个频率稳定准确的32768z的方波信号，可保证数字钟的走时准确及稳定。晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。数字钟的精度主要取决于时间标准信号的频率及其稳定度。晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确因此，一般采用石英晶

8、体振荡器经过分频得到这一信号。振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度。一般来说振荡器的频率越高，计时精度越高。选用555与RC组成的多谐振荡器，产生频率 f=1kHz的方波信号，则可设计出相应的电路，如图所示，其中RP可微调振荡器的输出频率f。555由电阻分压器、电压比较器、基本R-S触发器、放电三极管和输出缓冲器5部分组成。如果精度要求不高也可以采用集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。这里设振荡频率f=1kHz. （555引脚图）

9、 接通电源的瞬间，电容C1上的电压不能突变，故TH端的电压小于2/3VCC，TR端的电压小于1/3 VCC，输出端OUT的状态为1，放电三极管T截止，电源VCC经过电阻对电容C充电，VC逐渐上升，电路处在第一个暂稳态。当电容上的电压VC逐渐升高到2/3VCC时，由于TH端和TR端的电压为2/3VCC，使输出端OUT的状态变为0，放电三极管T导通，电容C放电，VC逐渐下降，电路处在第二个暂稳态。当电容上的电压VC下降到1/3VCC时，使输出端OUT的状态从0变为1，放电三极管T截止，电源VCC再次经过电阻对电容C充电，电路返回到第一个暂稳态。如此周而复始地在两个暂稳态这间交替变换，便产生了所需要

10、的矩形脉冲信号输出。5、 校时电路校时校分电路是电子钟不可缺少的部分，每当电子钟与实际时间不符时，需要根据标准时间进行校时。当数字钟计时出现误差时，必须对时间进行校正，通常称为“校时”。校时是数字钟应该具备的基本功能，要求能对时和分进行校对。对校时电路的设计要求是，在进行小时校正时不影响分和秒计数器的正常计数；同理，进行分校正时不影响秒计数器的正常计数。校正时间的方式有“快校时”和“慢校时”两种，其中“快校时”是通过校时开关的控制，使校时脉冲进入校时电路，则计数器对校时脉冲计数，当计到需要校正的时间时，再使计数器转入正常计数。“慢校时”是用单脉冲发生器的输出做校时脉冲，通过校时开关的控制，每触

11、发一次输出一个单脉冲，则计数器加1，当计到需要校正的时间时，再使计数器转入正常计数。由此可见，两种校时方式的电路应基本相同，不同的是校时脉冲的产生与控制方式有所区别。如图所示电路为校“时”、“分”电路。其中A为校“分”用的控制开关，B为校“时”用的控制开关，它们的控制功能如表4所示。其中校时脉冲用分频器的10Hz的输出脉冲，当A或B分别为“0”时可进行“快校时”。需要注意的是图中所示的校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，必要时还应将其改为去抖动开关电路。 当A和B都闭合时，实现的功能为计数;当A闭合，B打开时，实现的功能为校分;当B闭合，A打

12、开时，实现的功能为校时。三数字电子钟的基本原理 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械时钟相比具有更高的准确性和直观性，且无机械装置。 从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 它由NE555定时器构成的振荡电路、分频器、计数器、显示器、校时电路、校分电路和整点报时电路组成。NE555定时器构成的振荡电路产生的信号经过分频器作为秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。数字电子钟的逻辑框图如图1所示。1.电子钟电路的设计图如下：图1 整体电路设计图 2. 分频电路的设计 由于振荡器产生的频率很高，要得到秒脉冲，需要分频电路

13、。根据振荡器产生的脉冲信号频率，可采用3片中规模集成电路74LS90计数器来实现。如图3所示。 图3 3.计数器电路设计脉冲信号经过分频器后得到的秒脉冲信号，首先作用在“秒”个位计数器上进行累加计数，然后经过6级计数器，最后分别得到“秒”个位、十位，“分”个位、十位，“时”个位、十位的计时。其中，“秒”“分”计数器为六十进制，“时”计数器为二十四进制。 六十进制计数与二十四进制计数，可用中规模集成电路74LS90计数器，将其练成8421BCD码，并用反馈清零的方法实现。如图4所示。（十进制计数连接图）（六进制计数连接图）4.译码驱动显示电路的设计译码驱动电路将计数器输出的8421BCD码转换为

14、数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。本设计采用MCI 4511译码器和LED数码管。译码驱动显示电路如图5。图5 译码驱动显示电路 四.数字电子钟的组装和调试 先将电路图画在仿真软件中，进行调试。可改变由NE555定时器构成的振荡器上的电阻阻值，使计数频率为妙脉冲频率。当计数频率过快时，可增大R1电阻值；当频率过慢时，可适当减小R1电阻值。也可以改变电容值，来调整频率的快慢。根据调试好的电路图，用选取的元件在面包板上连接实物图，图纸上两个开关都打开时，计数；左边的开关关闭时，校时；右边的开关关闭时，校分。接好食物图后，接上电源，查看数字电子钟的各个功能。若显示器没

15、有显示计数状态，可检查线路是否接好，是否接错。5. 连接电路图时遇到的简单故障原因分析 连接电路图是继电路设计图后的必要操作，当然在连接过程当中出现一些问题也是在所难免的，这时便要细心的分析出错原因啦，我在接线过程中主要出现三点错误，现将错误原因及调整方法细述如下： 1.排除译码显示器出现乱码现象的故障接线时，译码显示器总共有八个端孔，其中有三个端孔接地，剩下的端孔分别是a，b,c,d,e,f,g构成七段译码显示器。当然，在接线时不仅要求我们要按照正确接线端口接线，大部分出现乱码原因都是接触不好，或者显示器由于没有接保护电阻而被烧坏了，等等原因都会造成乱码的出现！在接线时，由于我的面包板是被别

16、人用过的，所以有些接触不良，造成乱码的出现，当然，出现这种情况，建议你把显示器拔出重新插入新的面包孔里面，这样问题便解决了！2. 排除译码显示器不能正常计数的故障当把线接好之后，一切似乎都是那样的完美，于是迫不及待的接通电源，结果发现却不能计数，这是什么原因呢，我检查了好几遍线路连接都没有问题，后来经过反复的思考与实践，才知道不能计数的原因，现总结如下：一当振荡部分十千欧或五千欧的电阻没充分接触面包板下的导电板时，会使得电阻连接处相当于开路状态，此时的电阻值为无穷大，导致频率非常低，以致没有脉冲的输入，所以不能计数。二当面包板由于使用次数的影响造成很多端口小孔的接触不良，最终导致线路不通，当然

17、这种原因一定是发生在计数芯片74LS90端口上或振荡器连接部分的端口。出于这种原因可以用万用表检测每个连接部位的导通状况。如不导通，解决办法是把芯片移动一下位置换不同端口小孔连接或更改接线小孔的位置。三如果上述原因都不存在问题，则可以换用新的芯片，这是芯片出现了问题。3.排除译码显示器计数频率过快的故障如果电子钟在接通电源后能达到计数的要求，但是计数会很快，不能达到理想的要求，则可以尝试更换正确阻值的电阻，或看所选的电容是否正确，这些都会导致计数的变快。只要用万用表测试一下电阻然后再按上去就行了。4.排除秒各位，分各位不能向十位进位的故障 当电子钟能正确显示，并且也能正确的计数后，估计还会遇到一个问题，那就是每个显示器之间好像就没什么联系似的无论秒各位怎么计数，秒十位就是一动不动，不能产生进位，出现这种情况，可以把检查的重点放在每个显示译码器下面的计数芯片之间的连线上，在电路设计中，要求秒十位的14端口要和秒个位的11端口连接起来，分个位的14端口和秒十位的8端口连接起来，分十位的14端口和分个位的11端口连接起来，在检查完上述接线之后，显示器便能如我所愿的显示分秒了。六课程设计总结与感想 这次课程设计算是我在大学里的第一次课程设计吧，