频率特性测试仪报告

1、简易频率特性测试仪摘要： 本次设计制作的频率特性测试仪主要由正交扫频信号源、被测网络、乘法器、低通滤波和显示等模块组成。通过数字合成器AD9854产生两路正交信号，经过放大器放大后，通过待测RLC网络，输出信号与乘法器AD835相乘，后通过低通滤波器滤出直流分量，经过放大后送入AD。整体电路采用320*240分辨率的屏幕显示，由stm32单片机采集数据绘制相应的特性曲线，本系统具有低成本、人机友好等特点。该设计是一份较好的简易频率特性测试仪方案，可基本达到所有设计要求。关键字：频率特性测试仪，AD9854，stm32单片机一、方案论证与比较1.正交扫频信号源方案比较：方案一：采用FPGA与DA

2、结合构建DDS部分，通过程序控制频率，由DA输出波形。但是FPGA倍频后无法达到稳定度0.0001，且制作复杂，整体成本较高，所以不建议采用本方案。方案二：采用高速数字合成器AD9854，可以输出I、Q两路合成信号。AD9854允许输出的信号频率高达150MHZ, 系统时钟最高可达300M。输出误差和输出失调都很小，符合本次设计要求，所以决定采用此方案。2.乘法器方案比较：方案一：利用运放与比较器搭建乘法器电路，整体电路制作复杂，且很难达到高频率的要求，所以不采用此方案。方案二：利用高速乘法器AD835，其特点是带宽可达250MHz，外围电路简单，制作方便。可达到设计要求，所以决定采用此方案。

3、3.RLC网络方案比较：方案一：采用贴片电感进行制作，此方法电感精度有限，需要固定不停更换电容以达到最佳品质因数，费时。所以不采用此方案。方案二：采用绕线电感进行制作。此方法可以方便地更改电感值，从而快速得到需要的中心频率与品质因数。相比方案一精度更高，更方便，因此采用此方案。4总体方案设计：根据如下系统总体框图可看出本系统通过直接数字合成器AD9854产生两路正交信号，经过放大器放大。后因输出时进行了阻抗匹配，所以接两倍跟随器以保证相位一致。跟随器输出信号通过待测RLC网络，再与乘法器AD835相乘，后通过低通滤波器滤出直流分量，经过放大后送入AD，由I2+Q2可得到幅度，同时相角可由arc

4、tan(QI)得到，数据送入单片机进行处理。放大器采用ths3001放大8倍，AD835作为信号乘法器，opa2320作为低通滤波器，op27制作放大器。整体电路采用320*240的屏幕分辨率，由stm32单片机进行驱动。整体电路采用±5V、+3.3V供电。以下是总体系统框图：图1系统总体框图二、理论分析与计算1.系统整体分析AD9854产生两类正交信号Acoswt和Asinwt。信号通过通过被测网络输出信号可表示为Bcos(wt+)则经过乘法器相乘可得两路信号为:X1t=Acoswt*Bcoswt+=12ABcos+cos2wt+X2t=Asinwt*Bcoswt+=12ABsin

5、-sin2wt+后通过滤波器滤除高频分量得到x1=12ABcos()和x2=- 12ABsin()后经过直流偏置与放大后输出直流信号y1=k*x1+b，同理另一路输出y2=k*x2+b。经ADC采样后进入单片机。相频响应和幅频响应由输入的两路信号共同参与计算得到：相频响应：=arctan-x2x1=arctan-y2-by1-b=arctan(y2-bb-y1)幅频响应：H=20log10B12A=20log104x12+x22A22.滤波器分析与计算本次滤波器的设计是需要输出一个带有直流分量的混频信号，设计采用的Butterworth型，其特点是是在通带中具有最平幅度，从通带衰减较慢。设一共

6、需扫描N个点，采取5倍采样频率则中心频率fc=5NTc。由于本设计中扫频步进取100KHz，所以N=390，Tc=2s,可取fc等于1kHz。利用TI Filter软件辅助设计，取截止频率30Hz，反馈方式为多重反馈，可设计得到八阶低通滤波器。3.ADC分析本题要求频率范围在,测量误差绝对值0.5dB。扫频最小步进为100kHz，一次扫频时间2s。2s内1-40M、步进100kHz,则数据的变化率为0.05s。考虑到stm32内置ADC可满足2s内391频点的设计要求，因此可以采用此ADC进行设计使用。 4.被测网络RLC分析与计算本测试网络为LC串联谐振回路，LC部分相当于短路。因

7、为Av=20lgu012us=20lg2RiRi+R0+R-1dB,可计算得R12.2018，通过仿真定R=3.6。中心频率fo为20MHz，由f0=12LC与Q=w0LR=2f0LR=1RLC=4可得L=3.3uH,C=18pF.最后实际制作定得R=3.6，L=3.3uH，C=27pF。5.特性曲线显示分析频率范围1M-40MHz，步进100kHz，则有390个点。我们采用320*240分辨率的彩屏来显示幅频与相位。整个显示图像根据测量结果转化为对应的点从+90°到-90°变化显示。具体参数包括模式、频率、幅度、相位、中心频率、带宽会在图像侧边显示。参数具体计算是根据幅频

8、响应与相频响应模拟分析转换为数学分析通过单片机计算得到并在屏幕上进行显示。三、电路与程序设计1.DDS模块设计下图2为AD9854外围电路。69号参考时钟引脚接30MHz有源晶振，通过程序设置倍频6倍，使系统时钟达到180MHz。AD9854产生两路正交信号，两路输出连接电阻均采用49.9，后接截止频率120MHz七阶滤波器滤除噪声。其他引脚参考AD9854手册经典电路进行连接。为满足幅值要求，我们采用Ths3001芯片制作如下图3所示同向放大器，使输出信号经过放大器峰峰值可放大4倍。图2 AD9854设计电路图3 Ths3001放大器设计电路2.乘法器模块设计如下图4所示，乘法器我们采用AD

9、835芯片进行制作，其带宽250MHz远远满足40MHz的题目要求，其中四个引脚X1、X2和Y1、Y2我们只用到X1、Y1，X2与Y2直接接地。根据其基本传递函数W=XY+Z即可实现乘法功能，Z脚连接电位器进行偏置调节。图4 AD835设计电路3.滤波器模块设计本次设计我们采用opa2320制作8阶滤波器，如下图5所示，滤波器选型为butterworth型，截止频率30Hz，采用滤波器设计软件可设计得到。图5 滤波器设计电路4.RLC测试模块如下图6所示，增加跟随器电路连接到RLC网络。RLC输入阻抗50，R取3.6，L为3.3uH,C经实际测量最终选择27pf, 经实际测量可满足中心频率与品

10、质因数的要求。图6 RLC设计电路 5.软件模块设计本系统采用stm32控制显示屏进行幅频与相频特性曲线的显示，利用FPGA接受来自AD传输的信息进行数据处理。整个系统初始化后进入功能选择界面通过选择不同的模式进行不同频率选择，从而显示结果，整体流程如下图7： 图7 主程序流程图四、测试方案与测试结果1.测试仪器（1）RIGOL DS1104示波器（2）RIGOL DG1062 信号发生器（3）RIGOL DP832 直流电源（4）VICTOR VC890C+ 数字万用表2.测试方法（1）正交扫频信号源测量DDS产生两路正交信号，输入示波器，即可显示相应波形，频率，幅度，相位等信息，改变频率观

11、察幅度变换。设定信号源的扫频范围与步进，用示波器测量扫频信号，记录实验结果。（2）发挥部分测量设定信号输出频率，用示波器测量两路信号幅值与相位，记录实验结果。单独测试RLC网络，把其接入信号源，设置负载50，扫频模式，观察中心频率及品质因数。记录实验结果。3.测试结果及分析（1）正交扫频信号源测量结果：表1 DDS信号源测量结果表频率（Hz)1M5M10M15M20M25M30M35M40MCH1(V)1.481.501.511.491.531.491.501.511.51CH2(V)1.511.491.501.511.491.481.471.451.42幅度平衡误差（%）2.020.670.

12、621.342.610.672.003.975.96频率稳定度10-510-510-510-510-510-510-510-510-5相位差(°)899090889290803617通过结果可看出低频时基本满足所有设计基本要求，但频率较高时相位出现偏移，相位误差无法达到要求。由（U2-U1)/U1×100%可看出幅度也无法达到幅度误差要求。整体波形在高频处略有偏移。（2）发挥部分测试结果：表2 发挥部分测试结果表频率/Hz1M5M10M15M20M25M30M35M40M幅度/dB-9.9-10-10-4.40-1.1-3.3-4.4-5.5相位/°89815925-35-46-53-56-58经计算，幅度误差在设计要求范围内，但相位达不到所需条件。RLC网络：实测RLC测试网络，中心频率20.7MHz,带宽14.5MHz，误差范围内，中心频率到达要求，但是品质因数1.42未能达到4的要求。综上可以看出高频时DDS输出波形出现问题，导致相位、幅度未能达到要求，从而影响后面串联谐振电路相位也未能达到设计要求。五、总结本次设计采用AD9854设计制作DDS进行1M-40M步进100kHz扫频，内置两路DAC产生两路正交信号，经过放大器放大后，其中一路通过