第9章数字接口实例及分析ppt课件

1、第第9 9章章 数字接口实例及分析数字接口实例及分析EDAEDA技术与技术与VHDLVHDL设计设计数字接口实例数字接口实例1STBUS1STBUS总线总线n ST-BUS总线是一种时分复用总线，它用严厉的时钟关系进展帧的定位同步和比特的定位同步，这种总线在数字电路交换系统中得到了广泛的运用。各种语音、数据信息按照时分复用的方式在总线中传输、交换。 数字接口实例数字接口实例1STBUS1STBUS总线总线帧时钟信号、比特时钟和数据时序关系帧时钟信号、比特时钟和数据时序关系用户A用户B FPGATP3067TP3067 控制模块时隙交换实现框图时隙交换实现框图TP3067TP3067时序图时序图

2、数字接口实例数字接口实例22复接分接接口设计复接分接接口设计n 数字复接的定义为将两个或多个低速数字流合并成一个高速数据流的过程、方法。它是提高线路利用率的一种有效方法。例如，我们把4路2Mbps的数据流合并成一条8Mbps的高速数据流，就是数字复接。而把高速数据流分解为多路低速数据流，就是数字分接。 TS012345678910111213141516171819202122232425262728293031F0F1F2F3F4F5F6F7F8F9F10F11F12F13F14F1500110110000111A2abcdabcdabcdabcd复帧同步信号备用比特CH1CH16CH2CH

3、17abcdabcdCH15CH30F1F2F15帧同步信号1A111111保留给国内通信用帧同步时隙话路时隙话路时隙信令时隙CH30(CH16 CH29)(CH1 CH15)32路时隙，256 bit,125 s16帧，2.0 ms复帧结构帧结构偶帧TS0奇帧TS0488 ns3.91 s复帧构造复帧构造RAM1_ARAM2_ARAM选择复接 地址产生单元Sti1Sti2StoRAM2_BRAM1_B2M/4M2M/4M变换数字复接变换数字复接RAM1_ARAM2_ARAM选择选择器 地址产生单元StiSto1选择器Sto2RAM2_BRAM1_B4M/2M4M/2M变换数字分接变换数字分接

4、 状态相应动作状态0Sti1写入RAM1ASti2写入RAM2ASto从RAM1B中读取数据状态1Sti1写入RAM1ASti2写入RAM2ASto从RAM2B中读取数据状态2Sti1写入RAM1BSti2写入RAM2BSto从RAM1A中读取数据状态3Sti1写入RAM1BSti2写入RAM2BSto从RAM1B中读取数据数字复接形状数字复接形状 状态相应动作状态0Sti写入RAM1ASto1从RAM1B中读取数据Sto2从RAM2B中读取数据状态1Sti写入RAM2ASto1从RAM1B中读取数据Sto2从RAM2B中读取数据状态2Sti写入RAM1BSto1从RAM1A中读取数据Sto2

5、从RAM2A中读取数据状态3Sti写入RAM2BSto1从RAM1A中读取数据Sto2从RAM2A中读取数据数字分接形状数字分接形状数字接口实例数字接口实例3I2C3I2C接口设计接口设计n I2C(InterIntegrated Circuit)总线是一种由PHILIPS公司开发的两线式串行总线，用于衔接微控制器及其外围设备。I2C总线产生于在80年代，最初为音频和视频设备开发，如今主要在效力器管理中运用。起始和终了条件起始和终了条件I2CI2C总线传输及呼应总线传输及呼应X9241X9241操作时序操作时序X9241X9241操作指令操作指令 指令 指令格式I3 I2 I1 I0 P1 P

6、0 R1 R0读WC 1 0 0 1 1/0 1/0 - -写WC 1 0 1 0 1/0 1/0 - -读DR 1 0 1 1 1/0 1/0 1/0 1/0写DR 1 1 0 0 1/0 1/0 1/0 1/0DR-WC 1 1 0 1 1/0 1/0 1/0 1/0WC-DR 1 1 1 0 1/0 1/0 1/0 1/0All DR-WC 0 0 0 1 - - 1/0 1/0AllWC-DR 1 0 0 0 - - 1/0 1/0递增/减 0 0 1 0 1/0 1/0 - -数字接口实例数字接口实例4UART4UART接口设计接口设计v通用异步收发器通用异步收发器vUARTUART

7、：Universal Asynchronous Universal Asynchronous Receiver and TransmitterReceiver and Transmitterv典型的芯片有：典型的芯片有：Intel 8250/8251,16550Intel 8250/8251,16550v“串行通讯是指外设和计算机间运用一串行通讯是指外设和计算机间运用一根根v数据信号线数据信号线( (另外需求地线另外需求地线),),数据在一根数数据在一根数据信据信v号线上一位一位地进展传输，每一位数据号线上一位一位地进展传输，每一位数据都占都占v据一个固定的时间长度据一个固定的时间长度串行通讯

8、串行通讯物理的传输物理的传输比特同步接纳方能正确接纳比特比特同步接纳方能正确接纳比特和处置器如何沟通速率匹配、总线转换和处置器如何沟通速率匹配、总线转换帧同步接纳方能正确接纳帧、报文帧同步接纳方能正确接纳帧、报文需求思索的问题需求思索的问题帧同步和比特同步帧同步和比特同步Idel Idel ：空闲形状空闲形状Start_rxStart_rx：搜索到开场位形状搜索到开场位形状Edge_rxEdge_rx：采样边沿形状采样边沿形状Shift_rxShift_rx：移位形状移位形状Stop_rxStop_rx：等待停顿位形状等待停顿位形状RxovfRxovf：错误形状错误形状接纳机形状设计接纳机形状

9、设计处置器接口设计读操作处置器接口设计读操作处置器接口设计写操作处置器接口设计写操作地址译码地址译码vhdlvhdl关键代码关键代码FPGA_Cs if(Data_Cpu = 10100101) then Channel_ControlOne = 1; -Led_ControlOne = 0; else Channel_ControlOne = 0; -Led_ControlOne 。 when others = end case; end if;end if;end process;写操作关键代码写操作关键代码 process(CS_FPGA,RW_mpu,Data_Cpu,EData) b

10、egin if(CS_FPGA = 0) then if(RW_mpu = 1) then case Address_Low(3 downto 0) is when 0000 = Data_Cpu Data_Cpu Data_Cpu = ZZZZZZZZ; end case; else Data_Cpu = ZZZZZZZZ; end if; end if; end process;读操作关键代码读操作关键代码 0 0：Register1Register1：TData TData 发送数据存放器发送数据存放器 1 1：Register2Register2： Rdata Rdata 接纳数据存放

11、器接纳数据存放器 2 2：Register3Register3： Configure1 Configure1 控制存放器控制存放器1 1 3 3：Register4Register4：Configure2 Configure2 控制存放器控制存放器2 2 4 4：Register5Register5：InterFlag InterFlag 形状存放器形状存放器 存放器定义存放器定义 比特位 定义定义 描画 D3-D0 波特率选择0000 12000001 24000010 48000011 96000100 192000101 38400 D4 中断屏蔽中断屏蔽0: 封锁1：翻开 D5 复位0

12、:复位1：任务 D7-D6 备用备用控制存放器控制存放器1 1 比特位 定义 描画 D1-D0 数据长度选择0 0 5比特0 1 6比特1 0 7比特1 1 8比特 D2 停顿位选择停顿位选择 D3 奇偶使能奇偶使能0：不用奇偶 1：运用奇偶 D4 D4 奇偶选择奇偶选择0：奇校验 1：偶校验 D6-D5 接纳接纳FIFOFIFO触发门限触发门限0 0 1字节0 1 4字节1 0 8字节1 1 14字节0： 1位停顿位1： 2位停顿位控制存放器控制存放器2 2 D3-D0 D3-D0 阐明阐明 0 0 0 0没有中断源 0 0 0 1Over run错误接纳数据被冲掉 中断等级1 0 0 1 0接纳奇偶校验错误 中断等级2 0 0 1 1 0 0 1 1接纳数据帧错误格式 中断等级3 0 1 0 0 0 1 0 0