八路智力竞赛抢答器设计实验报告-抢答器设计实验报告

1、本文格式为word版，下载可任意编辑八路智力竞赛抢答器设计实验报告-抢答器设计实验报告 20xx 报 告 汇 编 compilation of reports 数字电子技术课程设计 题 目: 八路智力竞赛抢答器设计 姓 名: 专 业: 电子科学与技术 班 级: 122 班 学 号: 指导老师: 20 年 月 日 .科技学院理学院 报告文档借鉴学习 word 可编辑有用文档 八路智力竞赛抢答器设计 一 、课程设计题目 （与实习目的） （一）、题目：八路智力竞赛抢答器设计 （二）、实习目的： 1进一步把握数字电路课程所学的理论学问。 2熟识几种常用集成数字芯片的功能和应用，并把握其工作原理，进一步

2、学会使用其进行电路设计。 3了解数字系统设计的基本思想和方法，学会科学分析和解决问题。 4培育仔细严谨的工作作风和实事求是的工作态度。 5数点课程试验是高校中为我们供应的唯一一次动手实践的机会，增加动手实践的力量。 二 、 任务和要求 实现抢答器的方法许多，如 eprom 编程、ram 编程、单板机、单片机等，都可以组成抢答器系统。 （1）抢答器设计要求 设计一个抢答器，基本要求： 1. 抢答器可以实现基本抢答；可同时供 8 名选手或 8 个代表队参与竞赛，他们的编号分别是 0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是 s0、s1、s2、s3、s4、s

3、5、s6、s7。 2给节目主持人设置一个掌握开关，用来掌握系统的清零（编号显示数码管灭灯）和抢答的开头。 3抢答器具有数据锁存和显示的功能。抢答开头后，若有选手按动抢答按钮，编号马上锁存，并在 led 数码管上显示出选手的编号，同时扬声器给出音响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号始终保持到主持人将系统清零为止。 三 、 总体方案的选择 （ （1 ）总体方案的设计 针对题目设计要求，经过分析与思索，拟定以下二种方案： 方案一：该方案是将抢答按钮先直接与锁存器而不是优先编码器相连，将最先抢答的选手的编号锁定，再依次经过优先编码器、译码器和七段显示器，最终显示的是抢答选

4、手的编号，经过优先编码器后的信号到单稳态触发器，单稳态触发器又与报警电路直接连接，所以显示编号的同时可以发出报警信号。另外由主持人掌握开关和其他部分电路通过门电路实现对抢答电路、定时电路和报警部分电路的掌握。 主体框图如下： 报告文档借鉴学习 word 可编辑有用文档 图 1 八路智力抢答器方案一设计框图 方案二：主持人按动开头抢答的开关后，最先抢答的选手的电平信号先经过优先编码器，再依次经过数据锁存器，此时已经限制了其他选手的抢答，信号再经过译码器和七段数码显示器，将最先抢答的该选手的编号显示出来，并同时产生报警信号，到此完成的是抢答功能；假如没有人抢答， 30 秒减计数器减到 00 时也会

5、发出报警信号，此是完成计时功能。 主体框图如下： 图 2 八路智力抢答器方案二设计框图 报告文档借鉴学习 word 可编辑有用文档 （2 2 ）总体方案的选择 相比之下，其次种方案更好些。它的优点表现在以下几个方面：这种方案原理比较简洁。主持人对整体电路的掌握只需几个门电路就可完成，不必用特殊的芯片来组成掌握电路；更简单实现报警提示功能，在有选手抢答后或者计时开头和结束时。既削减了布线使整个电路更直观简洁，又降低了产生错误的可能性。 四 单元电路的设计 1. 设计所使用的元件及工具： 74ls48 - 3 个； 74ls279 - 1 个； 74ls192 - 2 个； 74ls148 - 1

6、 个； 74ls00 - -3 个； 74ls10 - 1 个； 发光二极管- -1 个； 555 - 1 个； 电容： 0.1f -1 个； 001f -1 个； 电阻： 10k - -9 个； 15k -1 个； 1k -1 个； 68k-1 个 试验板一块； 万用表一个； 钳子一个； 导线若干。 2. 各个单元电路 （ （1） ） 抢答电路设计 抢答电路的功能有两个：一是能辨别出选手按按钮的先后，并锁存优先抢答者的编号，供译码显示电路用；二是要使其他选手的按钮操作无效。因此，选用优先编码器 74ls148 和 rs 锁存器 74ls279 以及译码显示电路完成上述功能。 报告文档借鉴学习

7、 word 可编辑有用文档 抢答器电路 工作原理：sw1-8 为八位选手的抢答开关，sw9 单刀双掷开关设为主持人掌握开关。当主持人掌握开关置于清零状态时，rs 触发器的 r 端为低电平，输出端全部为低电平。于是 74ls48 的 bi 为高，显示器灭灯；74ls148 的选通输入端 st 为高电平，74ls148 处于工作状态，此时锁存电路不工作。当 sw9 置于开头状态，优先编码电路和锁存电路同时处于工作状态。74ls279 的 1r、1s 均为高电平，由真值表可知，输出 1q 为低电平，从而使 74ls148 输入使能端为低电平有效，即抢答器处于等待工作状态。若有选手（假设为 3 号选手

8、）按动抢答开关（即闭合 sw4），此时优先编码器74ls148 输入端 i3 接低电平有效，则输出 a2a1a0 为 100，a2a1a0 分别接至 4s、3s、2s，依据 rs 锁存器真值表，2q3q4q 输出分别为 110，从而 74ls48 的输入端 dcba 为0011，经 74ls48 译码，显示器上显示"3'。与此同时，当 74ls148 输入端有一个为低电平常，gs 为低电平有效，即标志译码器处于工作状态，从而使 1s 为 0，此时 1q输出为高电平，致使 ei 为高电平，74ls148 处于禁止工作状态，其他选手抢答按钮的输入信号不会被接受。这就保证了抢答者优

9、先性以及抢答电路的精确性。抢答结束后，主持人开关置于清零状态，数码管变灰，一切恢复初始状态，以便进入下一轮抢答环节。 报告文档借鉴学习 word 可编辑有用文档 （ （2） ） 定时电路设计 设计要求抢答器具有定时功能，且节目主持人依据抢答题的难易程度，可设定一次抢答的时间（设为 30s）。设计中选用十进制同步加/减计数器 74ls192 进行设计，74ls192 是具有置数和清零功能, 其引脚图和规律图如图 10 所示。 图 10 74ls192 引脚图和规律图 p0、p1、p2、p3置数并行数据输入； q0、q1、q2、q3计数数据输出； cr清零端； ld置数端； cpu 加法计数 cp

10、 输入； cpd 减法计数 cp 输入； co进位输出端； bo借位输出端。 表 5 74ls192 真值表 依据设计要求，需要两片 74ls192 构成 100 进制减计数器。由功能真值表可知，只需将个位 74ls192 的借位输出端 bo 与十位 74ls192 的 cpd 即可实现 100 进制减计 报告文档借鉴学习 word 可编辑有用文档 数。值得留意的是，要使其实现减计数，cpu 端口必需接高电平。 计数器的时钟脉冲由秒脉冲电路供应。秒脉冲电路由555构成的多谐振荡器构成，如图 11 所示。多谐振荡器无需外加输入信号就能在接通电源自行产生矩形波输出。 图 11 多谐振荡器 由于周期

11、为一秒，所以频率是 1 赫兹。图中电容的充放电时间分别是： t1=rbcln20.7rbc t2=(ra+rb)cln20.7(ra+rb)c 所以 555 的 3 端输出的频率为： f=1/(t1+t2)1.43/(2ra+rb)c 我们采纳的电阻和电容值分别是：ra=15k，r2=68k，c1=10uf,满意上式，即得到的是秒脉冲。 由以上集成芯片设计的定时电路如图 12 所示。 图 12 定时电路 报告文档借鉴学习 word 可编辑有用文档 工作原理：首先主持人依据题的难易程度转变 74ls192 的输入端 d3d2d1d0 的电平来确定抢答时间（假定为 30 秒），555 构成秒脉冲产

12、生电路为计时电路供应脉冲。抢答开头前主持人闭合开关，74ls192 的置数端 pl 为低电平有效，处于置数状态，数码管显示定时时间。抢答开头，主持人打开开关，计数器处于计数状态，555 产生的秒脉冲与十位 74ls192 借位输出端（其初始状态为高电平）相与。计数器递减计数至 00，十位 74ls192 借位输出端为低电平，计数器停止工作，产生报警。计时期间有人抢答，减计数器停止计时，显示器上显示此刻时间。 （ （3） ） 报警电路设计 由 555 定时器和三极管构成的报警电路如图 13 所示。图中 555 定时器用来构成多谐振荡器，其震荡频率和秒脉冲产生电路中频率的计算方法相同。3 端的输出

13、信号经过三级管驱动扬声器，发出报警信号。当 4 端的输入信号是高电平常，振荡器工作，有报警信号，4 端输入低电平常，振荡器不工作，没有报警信号。也就是说需要报警时只需掌握输入端即可。 电路图如下: 图 13 报警电路 报告文档借鉴学习 word 可编辑有用文档 （ （4） ） 时序掌握电路 时序掌握电路是抢答器设计的关键，需要完成以下三项功能： a.主持人将掌握开关拨到"开头'位置时，扬声器发声，抢答电路和定时电路进入正常抢答工作状态。 b.当竞赛选手按动抢答键时，扬声器发声，同时抢答电路和定时电路停止工作。 c.当设定的抢答时间到，无人抢答时扬声器发声，同时抢答电路和定时电

14、路停止工作。 本设计中采纳门电路对掌握开关、抢答电路、定时电路、报警电路进行连接，以实现上述三项功能要求（如图 14 所示）。 图 14 时序掌握电路 报告文档借鉴学习 word 可编辑有用文档 其中，两输入与非门采纳 74ls00，引脚图如图 15 所示。三输入与门采纳 74ls11，引脚图如图 16 所示。电路中利用与非门两输入端相连实现非门的规律功能。 图 15 74ls00 引脚图 图 16 74ls11 引脚图 工作原理：门 g1 的作用是掌握时钟信号 cp 的放行与禁止，门 g2 的作用是掌握74ls148 的输入使能端。主持人掌握开关从"清零'位置拨到"

15、;开头'位置时，74ls279的输出 1q=0，经 g3 反相，a=1，则从 555 输出端来的时钟信号 cp 能够加到 74ls192的 cpd 始终输入端，定时电路进行递减计时。同时，在定时时间未到时，74ls192 的借位输出端 bo2 为低电平，门 g2 的输出 st 为高电平，使 74ls148 处于正常工作状态，从而实现功能 a 的要求。当选手在定时时间内按动抢答按钮时，1q=1，经 g3 反相，a=0，封锁 cp 信号，定时器处于保持工作状态；同时，门 g2 的输出 st 为低 74ls148处于禁止工作状态，从而实现功能 b 的要求。当定时时间到时，来自 74ls192

16、 的 bo2为高，st 为高，74ls148 处于禁止工作状态，禁止选手进行抢答。同时，门 g1 处于关门状态，封锁 cp 信号，使定时电路保持 00 状态不变，从而实现功能 c 的要求。 报告文档借鉴学习 word 可编辑有用文档 五 五 总体电路图 图 17 总电路图 下面介绍八路智力竞赛抢答器的使用原理。 首先是各个选手分别对应的按钮编号是 s0、s1、s2、s3、s4、s5、s6、s7，抢答后显示器上显示的分别是 0、1、2、3、4、5、6、7。 然后是主持人对整个电路系统清零，将开关置于"清零'的位置，输出低电平，分为两路：一路与锁存器的 1r2r3r4r 端相连，

17、使输出端 1q2q3q4q 为低电平，1q 所输出的低电平经与门反馈给 74ls148 的 ei 端子，编码器不工作，因此抢答部分显示器灭灯无显示，实现了清零；另一路低电平输出到计数器 74ls192 的 ld 端，而 cr端也是低电平，所以使得对应显示器输出预置的数据。 接下来主持人依据题目的难易程度设置抢答时间，此设定可以通过调整输入两片74ls192 的四个输入端 d、c、b、a 的凹凸电平来进行（例如要设定时间为 30 秒,就 报告文档借鉴学习 word 可编辑有用文档 将十位的 74192 的 d、c、b、a 分别置位为 0、0、1、1，而将各位的 74ls192 的 d、c、b、a

18、 都置于 0）。当主持人宣读完题目说"开头'并将开关置于"开头'位置后，输出为高电平，此高电平有两路方向：一路输出到 74ls192 的 ld 端，使其处于高电平而开头减计数；还有一路输出到锁存器的 r 端。 当任意一个选手抢答时，例如 3 号抢答时，74ls148 三号端子输入低电平有效，此时 gs 为低电平有效，表征编码器在正常工作。编码输出 a2a1a0 为 100，与其对应的 4s3s2s 为 100，经 74ls279 锁存，4q3q2q 输出为 011，经译码显示编号为 3。与此同时，1q 所输出的高电平反馈回编码器的是能输入端，使其停止工作。此

19、时，其他选手若再按动按钮也无对应输出，这就保证了抢答者优先性以及抢答电路的精确性。另一路，74ls148 的 gs 端输出电平由高变低，与秒脉冲发生器产生的秒脉冲相与后输出为 0，使得无脉冲抵达计数器 74ls192 的 down 端。计数器停止工作，保持原来显示不变，即实现了暂停减计数使其记录抢答时间的功能。 若没有选手按动按钮，则 74ls279 输出全为高电平，74ls148 也输出高电平，1q端输出低电平至 74ls48 的灭灯输入 ri/rbo 端，使得信号经 74ls48 到显示器上时无显示；若到定时部分计数器倒计时到 00 还无选手按动按钮的话，十位 74ls192 的借位输出端

20、输出高电平反馈回个位 down 端，停止计数。 综上所述，所设计的电路基本可以实现要求中的功能。 六 电路仿真 电路仿真采纳 multisim 仿真软件进行的。multisim 软件可供应的仿真元器件资源：仿真数字和模拟、沟通和直流等数千种元器件；可供应的仿真仪表资源 ：示波器、规律分析仪信号发生器、交直流电压表电流表等。它不仅具有其它 eda 工具软件的仿真功能，还能仿真单片机及外围器件。因此，选用该软件对抢答器各单元电路及整体电路进行仿真。 报告文档借鉴学习 word 可编辑有用文档 七、 小结 通过本次课程设计，不仅有效巩固了本学期所学数电的相关学问，加强了对重要学问点的记忆和理解，还学

21、会如何运用multisim仿真进行仿真受益匪浅，现总结如下。 本设计的难点在于时序掌握电路的设计，如何在第一位抢答者抢答题目后让编码器停止工作；如何使计时电路在抢答后停止倒计时；如何让定时电路和抢答电路同时清零。设计过程中，依据以往抢答器设计思路，及查阅相关资料，可运用74ls279的输出1q完成上述掌握任务。从这一点，折射出自己在平常的学习中较死板，缺乏变通思索的力量。在电路仿真的过程中，由于multisim操作相对较简洁，因此在仿真过程中较为顺当。 报告文档借鉴学习 word 可编辑有用文档 通过本次实践操作，也让我深刻明白：只有将课本上的理论学问，结合实践不断练习，不断总结提炼，反复思索

22、实践中的阅历教训，才能够真正消化为自己的学问。 八 八 分析和总结。 本次课程设计我只用了一个星期的时间就全部做完，效率很高，由于在设计之前依据设计的要求，每个模块都认真的设计分析了，正是整个过程我都仔细的态度和方案选择合适，才有这么高的效率。而且从本次课程设计中收获许多。可以总结为以下的几点： （一）、 巩固数电学问 这次课程设计主要是运用数字电路规律设计的一些相关学问，在整个实习过程中，都离不开对数字电路课程学问的再学习。我在最开头，就先将实习用到的学问通过翻阅数电书回顾了一遍（这也是对这门课的复习，给以后的复习备考削减了许多负担），这样的回顾让我对学问的理解更加透彻，对后来的快速设计起了很好的铺垫作用。而且还参考了数字电路试验指导书， 关于芯片的管脚，里面有清楚的描述。 （二）、 学会用电路板、芯片、导线等组装各种功能的电路； 虽然这不是第一次用电路板，由于之前的课内试验也用过，但当时的运用也只是插些导线和电阻电容之类的，用了电路板的很小部分。这次的实习中应用了整块板子，实习后对电路板的组成完全了解了，并能娴熟运用。实习中通过对电路的连接也懂得了如何通过设计的分析对所