锁相技术作业

1、锁相技术课程论文题目名称：模拟锁相环电路设计与应用院系名称：电子信息学院班 级：信息123学 号：201200484304学生姓名：仝燕指导教师：魏平俊 2015年5月模拟锁相环电路设计与应用仝燕（ 中原工学院信息123，河南 郑州）摘 要:通过对锁相环电路的介绍，提出模拟锁相环电路设计的方案，方案中提出了电路中各部件的设计和选择，并给出了锁相环电路的应用范围。关键词:锁相环;电路设计;电路改进A nalog Phase-locked Loop Circuit Design And ApplicationTongYan(Zhongyuan university of technology, z

2、hengzhou, Henan)Abstract: The introduction of the PLL circuit is proposed analog phase-locked loop circuit design program, which proposes a circuit design and selection of the components and gives PLL application circuit.Keywords: PLL; circuit design; circuit improvement1.引言锁相环路是一种反馈电路，锁相环的英文全称是Phas

3、e-Locked Loop,简称PLL。其作用是使得电路上的时钟和某一外部时钟的相位同步。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环可用来实现输出和输入两个信号之间的相位同步。当没有基准（参考）输入信号时，环路滤波器的输出为零（或为某一固定值）。这时，压控振荡器按其固有频率fv进行自由振荡。当有频率为fR的参考信号输入时，uR 和uv同时加到鉴相器进行鉴相。如果fR和fv相差不大，鉴相器对

4、uR和uv进行鉴相的结果，输出一个与uR和uv的相位差成正比的误差电压ud，再经过环路滤波器滤去ud中的高频成分，输出一个控制电压uc，uc将使压控振荡器的频率fv（和相位）发生变化，朝着参考输入信号的频率靠拢，最后使fv= fR，环路锁定。环路一旦进入锁定状态后，压控振荡器的输出信号与环路的输入信号（参考信号）之间只有一个固定的稳态相位差，而没有频差存在。这时我们就称环路已被锁定。环路的锁定状态是对输入信号的频率和相位不变而言的，若环路输入的是频率和相位不断变化的信号，而且环路能使压控振荡器的频率和相位不断地跟踪输入信号的频率和相位变化，则这时环路所处的状态称为跟踪状态。锁相环路在锁定后，不

5、仅能使输出信号频率与输入信号频率严格同步，而且还具有频率跟踪特性，所以它在电子技术的各个领域中都有着广泛的应用。2 锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图1所示。 图1锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压

6、uC（t），对振荡器输出信号的频率实施控制。  图2 锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图 2所示。鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为： （1） （2）式中的0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压uD为：用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uC（t）。即uC（t）为： （3）式中的i为输入信号的瞬时振荡角频率，i（t）和O（t）分别为输入信号和输出信号的瞬时位相，根据

7、相量的关系可得瞬时频率和瞬时位相的关系为：  即  （4）则，瞬时相位差d为 （5）两边求微分，可得频差的关系式为  （6） 图3上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，uc（t）为恒定值。当上式不等于零时，说明锁相环的相位还未锁定，输入信号和输出信号的频率不等，uc（t）随时间而变。 因压控振荡器的压控特性如图 3所示，该特性说明压控振荡器的振荡频率u以0为中心，随输入信号电压uc（t）的变化而变化。该特性的表达式为 （7）上式说明当uc（t）随时间而变时，压控

8、振荡器的振荡频率u也随时间而变，锁相环进入“频率牵引”，自动跟踪捕捉输入信号的频率，使锁相环进入锁定的状态，并保持0=i的状态不变。3.锁相环电路设计3.1 基本环路1）鉴相器鉴相器电路采用双端输出下降沿比相的数字鉴频鉴相器。采用这种鉴相器是为了与PLL-II 的管脚兼容。本电路采用8KHz 的单一鉴相频率，鉴相器前端的1/256 分频器用来将2MHz 的时钟信号分频到8KHz。本电路使用的鉴相器具有非线性鉴频特性，理论上讲它的捕捉范围可达到无限大，实际上受到压控振荡器调谐范围的限制，它所构成的锁相环路的快捕带，捕捉带和同步带三者相等。2）环路滤波器环路滤波器采用差分输入的有源比例积分滤波器如

9、图1 中所示，由它构成的二阶环捕捉特性比较优越，同时这种形式的环路滤波器与PLL-II 的管脚兼容。3）运算放大器环路滤波器采用有源滤波，其中的运算放大器须满足输入输出要求。其前级的鉴相器输出低电平0.1V，高电平4.0V，要求运放共模电压输入范围大于鉴相器输出电压范围；其后级的压控振荡器压控电压范围0.54.5V，要求运放输出电压范围大于压控电压范围，因此本电路采用了低漂移的斩波rail-to-rail 运算放大器LTC1152。采用5V 电源时，其共模电压输入范围是05V；输出电压范围是05V；满足使用要求。4）压控晶体振荡器锁相环中采用CONNOR WINFIEID 的HV 系列高稳定度

10、晶体压控振荡器，调谐范围大，频率稳定度高。3.2电路设计方案锁相环电路设计方案如图4 所示。其中虚线方框内的电路是为实现失去参考源时锁相环输出中心频率的功能所增设的电路，除去这一部分功能电路，即为典型的采用有源比例积分滤波器的二阶锁相环基本电路。其中：鉴相器、1/N 分频器，1/256 分频器和参考源检测电路做在EPLD 中，其它元件可焊接在与PLL-II 体积相近的一个电路中。EPLD 之外的电路所用管脚与PLL-II 相比，可以省去-5V 电源脚，只使用单5V 电源。因比PLL-II 增加无参考源时输出中心频率的功能，电路中增加了一个指示参考源信号有无的逻辑电平管脚。在PLL-II 的管脚

11、分配中有未用的管脚可以利用。除此管脚之外，本电路的其它管脚可做到与PLL-II 完全兼容。图中的元件值为：R110K，R2220K，R31.2K,C=1F。 图4 4.总结由于锁相环路性能优越，现广泛用于无线电通信技术中，可实现滤波、模拟和数字信号的调制与解调、倍频、分频、混频、频率合成等方面。在基本锁相环路中，若将VCO的振荡频率锁定在所需要的频率上，就可进行倍频、分频和混频。在反馈环路中接入一分频器，当环路处于锁定状态时，i=on，输出的频率o=ni为输入信号频率的n倍。目前很多使用的模拟锁相环电路完全由变容二极管等分立元件构成，离散性大，设计不尽合理，工艺品质也难保证，合理地选择PLL的直流增益、振荡频率和相应带宽可有效地改善环路性能，会达到理想的