基于USB和FPGA技术的高性能数据采集系统设计与实现

1、南京理工大学硕士学位论文基于USB和FPGA技术的高性能数据采集系统设计与实现姓名:徐钧申请学位级别:硕士专业:通信与信息系统指导教师:徐天成20070601 图1.1NI公司的USB数据采集产品近年来国内有很多公司像北京中泰研创科技有限公司,成都中科动态仪器有限公司等都相继推出了USB数据采集卡,但这些产品多是基于USBl.1协议规范,其数据传输速度远低于基于USB2.0协议规范的数据采集卡,因此也制约了这些产品的采集速度。目前国内对USB接口开发应用的广度和深度还远远不如传统的串口或并口,其应用主要局限于开发一些标准的PC机外围设备,如u盘、鼠标、键盘等。这主要是由于作为一个新标准,USB

2、规范较为复杂,应用开发人员还不是很了解,相应的技术支持和参考设计资源比较少,要把USB接口作为PC机的一个通用I/O接口使用具有一定的软硬件开发难度。总的来说,目前国内对USB数据采集设备的研制已经取得了可喜的发展,但是与国外的情况相比,在开发应用的广度和深度方面,还有一段距离,现场数据采集要求比较高的场合多是采用国外产品。因此,随着计算机对USB接口的普及和实际应用中对数据采集卡要求的提高,利用USB 2.0协议规范开发出符合多种场合要求的数据采集系统,以及此领域内先进产品的国产化等都成了亟待解决的现实问题。1.5研究任务本文在研究了USB总线技术的基础上,详细介绍了一个基于USB和FPFA

3、技术的数据采集系统,包括硬件设计、固件设计、设备驱动程序设计和主机应用程序设计。各章节的安排如下:第一章介绍了本课题的研究背景、USB技术、FPC3A技术、国内外研究现状等内容;第二章给出了具体的硬件设计,其中包括A/D转换、USB接口芯片、FPGA控 硕士论文基于USB和FPGA技术的高性能数据采集系统设计与实现8051固件在电气上断开FX2设备与USB总线的连接。以上的过程,称为“FX2的枚举”。(2FX2的重枚举:因为Cypress公司的EZ-USB2100系列、FX系列和FX2系列具有软特性,即其程序代码和数据都可存储在内部的RAM中,这些代码可以通过USB接口从主杌下载,所以它能在许

4、多不同的USB设备中表现出共性。当插上外围设备时,设备首先通过USB总线下的是-8051的固件和设备描述符。.下载完成后,当下一次设备访问时,该设备就作为信息中所定义的完全不同的USB外设来处理。这两步的过程称为“重枚举”。2.4FlGAAltera Cyclone II采用全铜层、低K值、1.2伏SRAM工艺设计,裸片尺寸被尽可能最小化。采用300毫米晶圆,以TSMC成功的90rim工艺技术为基础,Cyclone II器件提供了4,608到68,416个逻辑单元(LE,并具有一整套最佳的功能,包括嵌入式18比特X18比特乘法器、专用外部存储器接口电路、4kbit嵌入式存储器块、锁相环(PLL

5、和高性能FO标准。Cyclone II器件扩展了FPGA在低成本、大批量应用领域的影响力,延续了第一代Cyclone器件系列的成功。II架构包含超过68K个纵向排列逻辑单元(LE、嵌入式存储器块、嵌Cyclone入式乘法器和锁相环(PLL,它们被FO单元(IOE包围在中间(见图2,9。CycloneII FPGA内的布线结构得到了增强以提高效率。逻辑阵列块(LAB包含16个逻辑单元(LE替代最初Cyclone系列中的10个LB。对于90nm技术,布线延时远大于LE的延时。拥有16个LE的LAB,布线减少,性能相应地提高。 嵌入式乘法器:14 了时序问题和整体电路板板面设计。Cyclone II

6、 PLL提供了经济的时序控制方案。图2.10描述了Cyclone II PLL的原理框图,表23描述了Cyclone II PLL的特性。 图2.10Cyclone器件的PLL原理框图表2.3Cyclone lI PLL的特性特性PLL支持输入时钟频率1l一31l埘z输出时钟频率10400埘z外部输出管脚的时钟频率10200姗z时钟倍频和分频皿/(n x postscale计数器(1相移增量粒度125一ps(2,(3可编程占空比支持、可编程带宽支持扩频支持输入时钟的扩频内部时钟输出数3外部时钟输出数一个差分或单端输入时钟和外部时钟输出LvTTL,Lv删0S,2.5/1.8/1.5v,3.3-v

7、 PcI,SSTL-2Class I&II。i/o标准支持SSTL-3Class I&II,LvDs,HSTL,PcI一【.LYPECL表2.3注释:(1m计数器和post-们,ale计数器的范围从l到32.n计数器的范围从l到4。(2最小相移由VCO周期除以8决定.(3对于相位的增量黻,对于所有能够移相输出的频率。Cyclone器件的增量粒度为最小450。更小的增量粒度由频率和分频参数决定。高性能的I/O标准:Cyclone Il器件支持大范围的单端和差分I/o标准。如支持最高805Mbps(接收端和622Mbps(发送端的LVDS I,O标准。每个IOE包含3个寄存器,用于实现双倍数据速率

8、应用,以及其他I/O特性如可编程驱动强度、总线保持和可编程16 由于USB接口控制芯片的输出时钟是48MHz的,而数据采集芯片的工作的时钟是16MHz的,所以FPGA首先用其内部的锁相环实现一个三分频。使两边的芯片分别在其要求的时钟频率下工作。图2.13为三分频前后两时钟的仿真图。 图2.13为三分频前后两时钟的仿真图由于系统要求计算机每次给一个采样命令,数据采样芯片就三通道同时以100KSPS的采样率采1024个点,然后每个通道的数据分开,分别通过USB接口控制芯片传给主机,所以FPGA要利用记数器实现每收到一个采开始信号CTL0,就以10嵴的间隔连续产生1024个信号去控制数据采集芯片的C

9、ONVST引脚,使其对每个通道都连续采1024个点。图2.14为CTL0信号和CONVST信号的时序仿真图。 图2.14CTL0信号和CONVST信号的时序仿真图由于数据采集芯片的1024个采样点不是连续给出的且各通道的数据串在一起,图2.15给出了该芯片的数据读出时序,图中的三个数据分别属于三个不同的通道。 2.15MAXl25的数据读出时序而USB接口控制芯片对数据却要求连续写入且要求各个通道的数据分开,图2.16给出了该芯片的写入时序,图中的数据属于同一通道。另外,数据采集芯片读出的 图2.16USB接口芯片的写入时序数据是14位的,而USB接口控制芯片写入的数据是16位的。所以FPGA

10、首先要利用其内部的嵌入式存储器块做成三个寄存器,当14位数据传过来以后,对其高位进行添0,使其变成16位数据,然后分别存储在三个寄存器中。当1024个点全部存完以后,发给USB接口控制芯片一个完成信号RDY0,这时USB接口控制芯片就开始连续的驱动读信号crLl,把三个寄存器里的数据分别读出。除以上要完成的功能外,FPGA还必须完成数据采集芯片的写入和读出控制,就是完成如图2.3所示的逻辑要求。特别是写入的时候,当USB接口控制芯片给一个写入信号CTL2后,FPGA要把一个16位数据的低4位传给数据采集芯片的D0 D3,并控制其写入,完成后返回一个信号RDY2。2.5电源管理芯片19 硕士论文

11、基于USB和FPGA技术的高性能数据采集系统设计与实现 图3.3GPIF Designer的设置面板单字节写波形反映了在状态so驱动数据总线,同时GPIF发出写信号WR,将数据写到FPGA中。在此波形图中,状态s1是一个DP(决定点状态,当GPIF 采样到READY2信号有效时,表示数据已经写入FPGA,则波形将由状态S1导入到空闲(IDLE状态s7,从而结束这个单字节写波形。硕士论文基于USB和FPGA技术的高性能数据采集系统设计与实现 图3.4单字节写波形FIFO读波形反映了在状态S0,GPIF发出读FPGA中的数据的控制信号(RD,通知FPGA将数据传到数据总线FD15.0】,在状态S1

12、数据被驱动到总线上,接着被读到USB接口控制芯片中。此波形图中,状态s1指定为DP(决定点状态,当GPIF采样到READYl信号有效,表示FPGA中的数据还没有读完,则波形将由状态sl导入到状态sO,接着读下一个数据,反之,此波形的状态将由s1导入到空闲(DLE状态s7,结束此次FIFO读波形。硕士论文基于USB和FPGA技术的高性能数据采集系统设计与实现 图3.5FIFO读波形3.3固件的下载对编译好的固件代码,Cypress为USB总线设备开发者提供了两种方法向EZ USB FX2芯片下载8051固件代码:(1主机通过软件下载固件。从主机上下载8051固件代码,为用户提供了很大的灵活性。这

13、种方法充分利用EZ USB内部的8KRAM来装载8051代码和数据。由于EZ USB具有重新枚举的能力,设备描述符和8051程序代码都能从主机中的磁盘文件下载。(2EEPROM通过J2C口来下载固件。EZ USB支持外部EEPROM通过,2C 总线来下载固件,这种方式使开发者可以从外围硬件来下载8051程序代码。其固件下载工作过程如下:如果没有检测到片外存储器(包括片外EPROM、EEIsROM、FLASH等,或者检测到有EEPROM连接到,2C总线,但首字节不是0xC0或0xC2(只有首字节为0xC0或0xC2时,EEPROM中的数据才被认为是有效的,CY7C68013将枚举为默认的USB设

14、备,用芯片内部存储的描述符完成与主机的交互。 态连接库文件的名字和路径。第二个参数“函数名”是连接库中要调用的函数名称。第三个参数“线程”是线程安全选择,如果编译生成的DU是线程安全的(即能同时为其他程序调用,则选择“重入”选项,否则,选“在UI线程中运行”。第四个参数“调用规范”可选择“c”或“stdcall”,该项的选择应与用c+语言编写的动态库的编译模式相一致。如果c+的调用方式为cxternC”那么“调用规范”的选项为“C”,如果调用方式为e4tem则“调用规范”的选项为默认值“stdcall”,否则会发生不可预见的错误而退出程序,接下来还需配置一下参数名称、参数类型;然后单击“确定”返回LabVIEW的流程图巽面。.我们会发现,“调用库函数节点”已经根据刚刚配宣的参数个数和数据类型设置好了输入输出端口