电力参数测量装置的设计外文翻译

1、12 12全芯片设计高性能电驱动热点检测的解决方案使用一种新的装置参数匹配技术Rami F. Salem，Mohamed Al-Imam，Abdelrahman ElMously，Haitham Eissa，Ahmed Arafa，and Mohab H. Anis，Mentor Graphics CorporationThe American University in Cairo摘要 随着集成电路制造技术的不断发展，IC设计已成为一个非常复杂的过程。设计师不仅要考虑正常设计和参数布局，而且还要保证全芯片的功能和设计程序在工业生产过程中不受到影响。在目前的工业生产过程中，设计师会通过大量的模

2、拟来找出设计参数的可能变化取值范围并作为依据来设计全芯片的功能。与此同时，对芯片布局需要进行一个非常耗时的感知模拟（如光刻模拟）过程，从而会影响整个设计周期的时间。在本文中，我们提出了一个快速的物理布局可制造性设计（DFM），对全芯片设计时利用载流子检测出热点区域，无需广泛的电气和过程模拟。新算法的提出是为了开发一种新解决方案。我们是利用45纳米产业技术用FIR（有限脉冲响应）对芯片进行检查。所提出的方法是能够定义一个位于FIR（有限脉冲响应）关键路径经历17%的直流电流值的变化带来的影响的过程和设计背景的电热点列表。用传统的电气和过程模拟需要几小时，与之相比使用FIR对全芯片进行检测的总时间

3、大约只需要3分钟。关键词：流程的变化， 可制造性设计（DFM），光刻变化，应力影响，电气可制造性设计（E-DFM）， 集成电路参数成品率，电热点。I.引言随着工艺技术的不断发展芯片的特征尺寸从90nm已降低到45nm，由于随机缺陷，工艺变化，系统性良率问题导致快速的良率提升已经变得越来越难以实现，还有其他的一些限制一起被称为面向可制造性设计（DFM）的问题。特征尺寸在90纳米及以下的芯片中，往往是布局热点出现问题。为了避免生产时因为制造工业和有关布局热点出现问题，当务之急是解决这些热点是由不同的DFM技术寻址产生的。成功的DFM技术，可以确保高成品率通过并将制造感知模型带入设计阶段，以找出并消

4、除在生产过程中可能存在的热点问题。下面是一个典型的DFM增量过程，使用嵌入式光刻模拟器热点检测。1是光刻模拟，2是精确且昂贵的运行过程，其原因是涉及到的计算是很复杂的且又要求计算精确，所以使运行变得很昂贵。模式匹配是另一种方法，是使设计、制造和故障分析模块能直接从设计布局来识别，隔离，并定义问题的几何结构模式。一旦识别和定义了这个模式,这些模式可以被添加到一个模式库,可用于自动扫描设计并匹配相应模式,也可以进行修改或删除。然而，这种技术会遇到两个主要的缺点：1) 精度和运行时间的权衡。模式匹配技术的精度取决于图案库的质量（即，被确定并加入到模式库中的图案的数量）。然而，太多的模式会导致过度估计

5、寄生的热点区域，并直接增加设计流程及运行时间。2） 作为一个纯粹的几何基础。今天的模式匹配解决方案都是基于几何识别,其关键是不用区分那些拓扑的电气临界点。电气驱动的DFM描述已经提出 3 ， 4 和 5 使显示出的结果更好和拥有良好的性能，提出了性能驱动的光学邻近校正（OPC）的解决方案和标准电池的重新鉴定，然而这些解决方案只针对减少光刻变化而言。 图1。从布局到SPICE实例参数在本文中，我们提出了一个新的电感知装置参数匹配技术。SPICE模型表示的装置参数包含不同的信息模块，如布局的几何形状，设计背景和邻近效应的工艺变化，以及相关电气信息（图1）。我们的方法是使用载流子和可制造性电感知解决

6、方案，用来解决全芯片集成电路参数成品率的问题。快速和完全自动化的CAD流程包括了一些关键的功能，如下：. 工艺和电感知热点分析. 超快电气DFM（e-DFM）的解决方案省去了全芯片模拟过程. 自动化的目标驱动的设计方案. 处理不同类型的工艺参数变化的能力：光刻影响、化学机械抛光(CMP)的影响、应力的影响等等。 本文的其余部分安排如下：第二部分描述了在整个过程中用流程图和计算程序来实现发动机的功能。为了验证其有效性，提出的方法是用FIR滤波器检测，最后，我们在第四部分总结并提出了未来的发展方向。II. 流程图概述：设计环境感知和电驱动的DFM解决方案图2所展示的是DFM解决方案的流程，是使用物

7、理和电热点在全芯片设计检测的流程。流程可以分为以下几个步骤:1） 从先进的设备中获得的布局网表中提取出SPICE参数，2） 根据他们的设备参数进行晶体管的分组，3） 对每组样本进行电气特性和流程分析,4） 在原理图上确定电热点和定义设计规则，5） 根据数据库的布局示意图连接数据库，6） 生成和运行物理验证规则并进行检查，7） 固定物理布局中的电热点。本方法的第一步是从布局层中提取SPICE参数网表。该网表不仅具有电路的信息，而且具有实际的设计背景和寄生信息。从理论上讲，将网表从原理图设计、电热点提取出来以后仍然可以被识别。然而，从布局中提取出来的SPICE网表又提供相关参数反过来影响电路的电气

8、性能。此步骤之后是使用新开发的装置通过参数来匹配发动机。用户必须定义不同的参数以匹配列表中的选项。基于设计环境得到不同的参数。设备参数匹配到的发动机在一个给定的公差范围内迅速地识别类似的装置。然后把类似的设备组合在一起。这个流程的第三步是从每组中选择一个样本并模拟出不同的样本,省去了全芯片电气模拟过程。如将在第三节中所示的，我们的全芯片模拟结果证明，在同一组中的所有设备具有相同的电气特性，其具有微小的差异完全可以忽略不计。根据各组的电气特性，我们可以识别和区分由于电气量的变化以及这些变化对设计规范产生的一些影响。这一分析过程是我们处理关键设备对一些敏感性的工艺变化的新方法。此外,这些信息提出了

9、几个物理设计数据要求,如对不同的关键路径要求设备须对称,网表要匹配等等。一旦这些设备敏感的电气参数约束条件和物理设计的规则是确定的，另一个开发工具就用来捕捉这一信息和突出布局数据库上的电热点。此外，生成物理布局的规则和光刻感知检测是在物理验证的步骤中使用的。岩性分析和物理验证使用不同口径的验证工具6进行。物理验证步骤执行的不是全芯片上的数据,而是在特定的设备上已经被确认为电热点的数据。最后，一个固定的算法被应用在热点设备时可以按照这个步骤进行。然而，找出固定的算法是不包括在现在的项工作中的，应该是未来的工作中完成的。 在接下来的小节中，对发动机设备参数匹配和发动机电路驱动版图检测会有更深入的讨

10、论。A. 发动机智能设备的参数匹配布局需要将模拟电路的光刻工艺和应力参数添加到SPICE模型，从中提取光刻和应力的影响网表来分析电路的特性。 对于数字电路,其目标是找到晶体管的动作是受光刻技术和硅应力影响的,这样晶体管的输出电流就可以不再驱动其负载。换句话说，我们是在寻找晶体管的电流增量（即，在电流差异之前和之后的光刻和应力的影响）大于某一值。由于设计师全方位地考虑，在重新模拟电路的过程中添加了一个新的阶段，因而影响了片流的预算总额。 这个阶段的仿真优化时间要尽量减少对总预算设计时间的影响。发动机的装置参数匹配可以被用来进行电模拟时间计算。在第三部分中,我们对传统模拟时差进行了说明并提出了仿真

11、方法。比较的结果也显示是不会损失精度。该方法依赖于分组电路将相似特性的晶体管进行分组，相似度定义为匹配的SPICE模型参数值（图3）。在这些组中，我们只需要了解一个晶体管组中的一个晶体管的电流增量，就可以映射到在同一组中的其他所有晶体管的电流增量。每个单独的参数匹配不需要很精确；参数可以有一定的公差，其大小取决于相对于该晶体管参数电气特性的灵敏度。可以使公差稍大一点允许更高的分组或布局使之分割成一组可管理的晶体管组。 图。2.提出设计情境感知和电气驱动DFM的解决方案图3。流动装置参数匹配B.设计意图驱动的发动机 该发动机（图4），自动从原理图网表中收集注释和设备网的信息。然后将这些信息进行处

12、理，生成文本，标记层，或其他几何布局并标记识别带注释的设备。然后利用口径工具 7 测试这些规则，确定其意图是否被正确理解并正确执行的物理布局。最后，报告结果。使用PERC口径定义一个额外选项的结构进行拓扑匹配。流程可以分为以下几个步骤：1) 解析原理注释。流程假设前端设计师把注释放在示意图网表里以特定格式通知关键设备网的物理布或某些设备网使之有一定的电气约束条件或使之特殊的布局来处理这一步解析，释放并在示意图网表识别这些注释。2) 将原理图的数据库链接到布局数据库。第二步，将已解析的设备或网络在布局中与其相应的引脚链接。原理图的网表和布局之间的主要连接是布局与原理图（LVS）规则甲板。在设计上

13、运行 LVS 生成交叉引用的数据库链接到其相应的端口对布局示意图上的工作做一个设备网并提供布局坐标。3）标记注释的设备和网络数据库的布局。对于设备的检查，在每一个合适的设备放置一个标记文本层从它的引用文件中获得坐标。但是，因为一个完整的网络可以由许多个文本层组成，一对坐标不足以标记整个网络、检测整个网络，所以所有的网络坐标都要从LVS的数据库中提取。然后使用一个脚本来组织前两个步骤产生的数据并生成所需的文字和标志层。如果是一般的检查则适用于预定义的模拟拓扑结构，会忽略前两个步骤,并建立一套结构库，使用 PERC口径 标记这些设备的布局。 图4。意图驱动的设计流程4）基于该读

14、出的注释生成规则。当设备的标注要求对应一个特定类型的DRC检查某一程序时，相关的文本和标记层数据会传递到该程序并自动生成所需的指定规则。产生的规则的数目和相关的设备由注释确定。5）运行生成的规则文件和查看结果。生成的规则文件使用口径工具套件6执行。通常设计师在布局上的违规是比较突出的。6） 流程集成。前五个步骤集成到一个单一的用户界面，使设计者有一个快速的解决方案。III. 实验结果与讨论 在我们的实验中，我们使用了45nm工业有限脉冲响应滤波器（FIR）的全芯片（75um×65um）检测电热点。其中全芯片FIR晶体管总数近23000个。A 我们提出的方案的准确性 使用该设计方法对匹

15、配的发动机运行参数进行热点检测。第一步，基于光刻技术和相关设备的参数进行晶体管匹配，如宽度，长度，和SA和SB参数（从左、右两侧测量栅极边缘到扩散边缘的平均距离 ）。该发动机配套设备参数将晶体管分成2153组。每个组内的所有晶体管都被证明有相似的电气特性 。例如，任何一组的所有晶体管直流电流的失配误差 是在0.001-0.9的范围内。表一和表二两组例子显示的一系列设备参数是发动机配套设备的输出参数以及它们的直流电流值。这很形象的证实了SPICE应力参数是三对一个组中的所有设备都进行了匹配。例如1，设备M1，M3，M6和M7具有完全相同的SPICE应力参数（SA=1.1e-07,SB=2.083

16、56e-07,SCA=28.0577,SCB=0.0260972, and SCC=0.003727），而附近的晶体管，如M2，有不同的SPICE应力参数（SA=1.1e-07, SB=1.93467e-07, SCA=30.7143,SCB=0.0272008, and SCC=0.00423936）。 表一 在分组的设备上进行设备参数输出 匹配发动机组1：包含4个晶体管匹配 表二 在分组的设备上进行设备参数输出 匹配发动机组2：包含8个晶体管匹配 表三 五大设备组直流电流值的变化 表四 对比以前的热点检测方法和我们的方法 然后从每组选一个晶体管作为参考,根据实际物理设计过程中的每个晶体管组

17、中的变化来计算其电气规格。当原理图的网表（即第一次模拟，没有物理设计的感知信息）不加载这些应力参数；在这种情况下，SPICE模型卡会加载默认的应力参数。在这个实验中，设备的直流电流的变化会与设计的默认感知应力参数（不真实的设计参数）进行比较。根据电气的变化对他们进行重组。从这个实验中可以看出，由于在实际过程中存在的影响可以使直流电流值的偏差达到17。表三列出的前五组，有电气参数的变化是由于有应力的影响。这些设备电气参数变化就被认为是电热点。根据合成图或示意图,可以确定关键路径。然后，意图驱动设计的发动机突出在布局上的晶体管。应优先考虑位于FIR的关键路径的设备。现在LFD和应力模拟可以在突出显

18、示的热点进行检查。B.运行分析目前最先进的解决方案是依靠几何型热点检测识别有问题的结构，它可以在全芯片通过运行光刻和应力模拟来实现，或者通过使用诸如模式匹配和智能机器等速度快的技术。然而，我们的解决方案采用的是载流子检测电热点，它的好处就是涵盖了上述方案所有优势。为了说明这一特性，用我们提出的解决方案与现有的热点检测方案对设备进行分组检测，比较它们确定一个存在问题的模块所需的运行时间快慢（表4）。要使传统设计流程转向电感知设计，必须先从现有的解决方案的布局中提取电气参数网表和寄生信息。然后进行电气模拟，进而为每个晶体管计算由实际物理设计环境产生的电气特性的变化。对一个FIR全芯片进行直流电流模

19、拟大约需要一小时。然而，使用我们的分组方法，我们能够对一个FIR芯片进行电气模拟只需约两分钟的时间。使用一个CPU来运行FIR(75um x65um)发动机装置的匹配更是只需几秒钟。这意味着模拟、识别、定位和电热点在FIR全芯片上布局，这个完整的流程只需要花大约3分钟。我们提出的是一个令人鼓舞的方法，在全芯片设计上提供了一个快速启动以查找物理和电气热点的方案。还有更多的分析模拟分析可以在事后进行。IV. 结论和未来的工作提出的一种快速电感知的DFM解决方案，对完整的全芯片设计检测其热点区域不需要广泛的使用电气和过程模拟。引入一种新的方法，通过其是否有类似的电气特性和布局为依据将整个芯片的所有设

20、备巧妙地进行归类，根据设计师的电气和过程约束突出热点组别，然后对每组中的一个设备进行电气和变化过程的分析。这种新提出的设计流程避免了以前全芯片模拟时检测电气和物理热点的费时过程。采用该解决方案，用不到三分钟的时间完成对电热点的检查很快可以确定一个45纳米的FIR全芯片。未来的工作将集中在自动修复电热点上。现在一些想法已经初步形成了。一种方法是，像提取DRC的规则一样利用布局和布线工具。另一个解决方案将以较少的比较敏感的电气参数替换热点器件的关键参数（无论是几何或电气参数），然后利用自身设备的设计工具来重新设计更安全的几何或电气参数。参考文献 1 J.K.et al.,“在OPC后的布局热点检测 采用全芯片仿真验证工具：航空影像的模拟案例研究”SPIE,2003.2 E. R. et al.，“基于自动化全芯片热点检测和去除流片互连层的单元设计”SPIE, 2007.3 P. Gupta, A. Kahn