答案 第9章 逻辑代数及逻辑门电路

1、第9章 逻辑代数及逻辑门电路本章要求：1、掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解门电路的特点。2、会用逻辑代数的基本运算法则化简逻辑函数。 3、会分析和设计简单的组合逻辑电路。4、理解加法器、编码器、译码器等常用组合逻辑电路的工作原理和功能。5、学会数字集成电路的使用方法。1845年，英国数学家布尔创立了用符号来表达语言和思维的逻辑性数学。将这种逻辑用数（0 和1）来表示，形成了逻辑代数，也称布尔代数，它是以数学形式来分析研究逻辑问题的。在分析和设计电路时经常要用到这种数学工具，故在本章将介绍逻辑代数的基本定理和逻辑函数式的化简方法。9.1 逻辑代数基础知识数字电路的概念

2、（1）模拟信号与数字信号的区别 模拟信号：在时间上和数值上连续的信号，数值上具有随时间连续变化的特点，习惯上人们把这类信号称为模拟信号。（诸如温度、压力、速度等量的转换信号。） 模拟电路：对模拟信号接收、处理和传递的电子电路称模拟电路。（如放大电路、滤波器、信号发生器等。）（模拟电路是实现模拟信号的产生、放大、处理、控制等功能的电路，模拟电路注重的是电路输出、输入信号间的大小和相位关系。） 数字信号：在时间上和数值上不连续的（即离散的）信号。（例如生产线中的产品，只能在一些离散的瞬间完成，且产品的个数也只能逐个增减，它们的转换信号就是数字信号。）（实用中，计算机键盘的输入信号就是典型的数字信号

3、。） 数字电路：用来实现数字信号的产生、变换、运算、控制等功能的电路称为数字电路。（2）数字电路的特点数字电路注重的是二值信息输入、输出之间的逻辑关系。 数字信号只有两种可能的情况，即有信号或者没有信号，数字电路的工作信号是二进制信息。基于数字信号的这一特点，数字电路只要能够正确的反映信号的有无，满足工作时能够可靠区分0和1两种状态即可，而允许数值上存在一定范围的误差。（因此，数字电路对组成电路元器件的精度要求并不高，只要满足工作时能够可靠区分0和1两种状态即可，所以数字电路设计方便。对数字电路而言，干扰往往只影响脉冲的幅度，在一定范围内不会混淆0和1两个数字信息，因此抗干扰能力强。另外，数字

4、电路的模块化开放性结构使其功率损耗低，有利于维护和更新。） 数字电路中，晶体管多工作于开关状态下，即交替地工作在饱和与截止两种状态。 （数字电路的上述优点，使其广泛应用于电子计算机、自动控制系统、电子测量仪器仪表、电视、雷达、通信及航空航天等各个领域。）（本教材介绍的数字电路分有组合逻辑电路和时序逻辑电路两大部分。）9.1.1 基本逻辑关系逻辑代数：变量及函数的取值只能取逻辑“0”和逻辑“1”两种不同的逻辑状态。（事件发生的条件与结果之间应遵循的规律称为逻辑。一般来讲，事件的发生条件与产生的结果均为有限个状态，每一个和结果有关的条件都有满足或不满足的可能，在逻辑中可以用“1”或“0”表示。显然

5、，逻辑关系中的1和0并不是体现的数值大小，而是体现的某种逻辑状态。）在数字电路中，输出与输入的因果关系用逻辑表达式来描述，这个逻辑表达式称为逻辑函数。因此数字电路又称为逻辑电路。在数字电路中，我们用“0”、“1”两种数值及其组合表示数字信号。在具体实现上，对于1和0可用电位的高和低或用脉冲信号的有和无来表示。用逻辑1表示高电平（或有电流、开关接通及灯亮）；而用逻辑0表示低电平（或无电流、开关断开及灯灭）。这种逻辑表示方法称为正逻辑。反之，称为负逻辑（今后，若不加声明，我们所讨论的逻辑函数关系均指正逻辑而言。）（逻辑代数是分析和设计数字电路的数学工具）基本逻辑运算为与、或、非。其它任何复杂逻辑运

6、算都可以由这三种基本逻辑运算组成。1、“与”逻辑运算图9-1所示的电路中，由开关和串联联接所组成的电路就是一个能实现与运算的电路。电路当中，只有当开关和都闭合时灯才亮；若开关和只要有一个断开，或两个开关都断开，灯就不亮。灯的状态与开关和的状态之间的这种逻辑关系，是与逻辑关系。（1）定义：只有当决定事件发生的所有条件都成立时，该事件才能发生。这种因果关系称为与运算，用“·”表示。(又称为与逻辑、逻辑乘)。（与运算的逻辑符号如图所示）（2）与运算的代数式：式中：“·”运算符号，该“·”也可以不写出来。（3）真值表 （如表9-1所示）将逻辑变量和的取值和相应的逻辑函数值

7、用表格表示，就得到了与运算的真值表。（和闭合状态为“1”，断开状态为“0”；电灯亮为“1”，灭为“0”。）观察“与”逻辑真值表，可以把输入与输出一一对应的关系总结为“有0出0，全1出1”，这就是“与”逻辑实现的功能。2、或逻辑运算图9-2所示的电路中，由开关和并联联接所组成的电路就是一个能实现或运算的电路。电路当中，开关和只要有一个闭合，或者两个都闭合，灯就亮；只有当两个开关都断开时，灯才不亮，这就是或逻辑关系。（1）定义：当决定事件发生的所有条件中，只要其中一个条件成立或任几个条件都成立，这事件一定发生。这种因果关系称为或运算，用“+”号表示。(又称为或逻辑、逻辑加)。 （“或”逻辑关系是指

8、当决定某事件的条件之一具备时，该事件就发生。）（或运算的逻辑符号如图所示）（2）或运算的代数式：式中：“+”运算符号； 表示事件； 和表示事件发生的两个条件。（3）真值表 （如表9-1所示）将逻辑变量和的取值和相应的逻辑函数值用表格表示，就得到了或运算的真值表。（和闭合状态为“1”，断开状态为“0”；电灯亮为“1”，灭为“0”。）观察 “或”逻辑真值表，可以把输入与输出的一一对应关系总结为“有1出1，全0出0”。3、非运算图9-3所示的电路中，当开关闭合时，灯不亮；反之，开关断开时，灯就亮。这就是说灯与开关的状态之间存在着相反的逻辑关系，即结果与条件相反，这是非逻辑关系。（1）定义：当决定事件

9、发生的条件成立时，该事件肯定不能发生。这种因果关系称为非运算，用“”号表示。(又称非逻辑)。 （非运算的逻辑符号如图所示）（2）非运算的代数式： ， 式中：“”运算符号。（“非”逻辑关系是否定或相反的意思。）（3）真值表 （如表9-3所示）将逻辑变量的取值和相应的逻辑函数值用表格表示，就得到了非运算的真值表。（闭合状态为“1”，断开状态为“0”；电灯亮为“1”，灭为“0”。）观察“非”逻辑真值表，可以把输入与输出一一对应的关系总结为：见0出1，见1出09.1.2 逻辑代数的基本公理和定理逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值

10、只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。逻辑代数所表示的是逻辑关系，而不是数量关系。这是它与普通代数的本质区别。1、公理不需要加以证明，大家都公认的规律称为公理。布尔代数中的公理有：（1） ；（2） ；（3） ；（4） （5） ；（6） ；（7） ；（8）2、基本公式（1）“与”运算 ； ； ； （2）“或”运算 ； ； ； （3）“非”运算 3、代数定理（1）交换律（2）结合律（3）分配律4、摩根定理5、若干常用公式 ； ； ； 这些公式的正确性可以通过列真值表的方法来证明。真值表是逻辑函数逻辑功能的完整描

11、述，也是唯一描述。如果等式成立，其对应的真值表也相同。逻辑代数在运算时应遵循先括号内后括号外、先“与”运算后“或”运算的规则，也可利用分配律或反演律变换后再运算。9.2 逻辑函数的化简1、逻辑函数：输入逻辑变量与输出逻辑变量之间是一种函数关系，这种函数关系称之为逻辑函数，写作：。2、逻辑函数的表示方法：表示方法有五种，分别为：真值表（逻辑状态表）、逻辑表达式、卡诺图、波形图、逻辑图。（真值表、逻辑表达式、卡诺图我们都会介绍到，这里介绍一下波形图和逻辑图）（1）波形图：用变量随时间变化的波形，反映逻辑函数输入变量和输出变量之间变化的对应关系。（波形图，即根据输入信号的变化，给出输出的波形。波形图

12、我们可以根据真值表画出来。）（2）逻辑图：由逻辑基本单元和逻辑部件的符号及它们之间的连线所构成的图形（将逻辑函数表达式中变量之间的运算关系用相应的逻辑符号表示出来，就可以得到该函数的逻辑图。）3、逻辑函数5种表示方法的相互转换逻辑函数可以用真值表来表示，而且真值表表示是唯一的。（也就是说，每一个逻辑函数的真值表只有一个）逻辑函数也可以用代数表达式来表示，但代数式表示逻辑函数时，不是唯一的。（也就是说同一个逻辑功能，其逻辑函数表达式可以有不同形式。）在数字电路的设计中，将逻辑函数化简尤为重要。因为逻辑函数越简单，所设计的电路就越简单。（由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂

13、；若经过简化，则可使用较少的逻辑门实现同样的逻辑功能。从而可节省器件，降低成本，提高电路工作的可靠性。）逻辑函数化简方法有两种：公式化简法和卡诺图化简法。9.2.1 逻辑函数的公式化简法基本方法：应用前面介绍的基本定理消去逻辑函数表达式中多余的乘积项和多余的因子，求得逻辑函数的最简表达式。（利用公式法化简逻辑函数没有固定的步骤或者方法。因此要求技巧性比较高）（采用代数法化简逻辑函数时，所用的具体方法不是唯一的，最后的表示形式也可能稍有不同。）1、应用逻辑代数运算法则化简（1）并项法利用公式，将两项合并成一项，消去一个变量。根据代入规则，式中的和可以是任意复杂的表达式。例：其中：（把看做）（2）

14、消因子法利用公式，消去多余因子。根据代入规则，式中的和可以是任意复杂的表达式。例：（把看做，看做）（3）消项法利用公式，消去多余的乘积项。根据代入规则，式中的和可以是任意复杂的表达式。例：（把看做，看做）（4）配项法先利用公式，重复写入某一项；或者利用公式，将某一项拆为两项，然后再对函数重新组合进行化简。例：2、“异或”逻辑和“同或”逻辑（1）“异或”逻辑 定义：和不同时，输出为1；和相同时，输出为0，这样的逻辑关系称为异或逻辑。（异或逻辑运算只有两个输入变量，逻辑符号如图所示） 异或运算的代数式： 真值表 （如表9-4所示）由异或门真值表可看出，其逻辑功能可描述为：相同出0，相异出1。（2）

15、同或逻辑 定义：和不同时，输出为0，和相同时，输出为1，这样的逻辑关系称为同或逻辑。（异或逻辑运算只有两个输入变量，逻辑符号如图所示） 异或运算的代数式： 真值表 （如表9-5所示）显然，同或门是异或门的非。其逻辑功能：相同出1，相异出0。（书上181页，例题9-1、9-2、9-3）公式法化简逻辑函数时，没有固定的步骤和方法可循，关键在于熟练地掌握基本公式和定理，因此在化简过程中，要求技巧性比较高，而且结果有时难以肯定是最简、最合理的。下面介绍一种既简便又直观的化简方法：卡诺图化简法。9.2.2 逻辑函数的卡诺图化简法（公式法化简的不足：需要太多的技巧且非常不直观、缺乏规范理论。）（用图形法化

16、简逻辑函数比用公式法化简逻辑函数直观、简单、几乎不需要技巧。图形法又称为卡诺图法。）卡诺图是逻辑函数的一种表示方法，是真值表的图形表示形式。利用卡诺图化简逻辑函数，不仅方法简单，而且能直接得出逻辑函数的最简表达式。1、逻辑函数的最小项和卡诺图（1）逻辑函数的最小项 最小项：所谓逻辑函数的最小项，就是将函数的所有变量组成一个乘积项（与项），乘积项中函数的所有变量以原变量或反变量的形式仅出现一次，这种乘积项称为函数的最小项。个变量共有个最小项。例：有3个变量：、，则最小项的个数为：，分别为：、。（表9-6给出了三变量全部最小项的取值。） 最小项的性质1）对任意一个最小项有且仅有一组变量的取值使它等

17、于1；（输入变量的每一组取值都使一个对应的最小项取值为“1”。）例如：最小项，只有3个变量：、的取值为110时，最小项的值为1，否则其值均为0。2）任意两个不同最小项的乘积恒为0；3）变量的所有最小项之和恒为1。 最小项的编号最小项可以用表示。把最小项取值为1所对应的那一组变量取值对应的二进制码化为相应的十进制码就是的值例如：最小项，只有3个变量：、的取值为110时，最小项的值为1，若用表示，则有：，所以最小项可以表示为。 逻辑函数的最小项表达式任何一个逻辑函数都可以表示成若干个最小项之和的形式而且这种形式是唯一的。任何一个逻辑函数表达式转化为最小项表达式的方法 ：1）由真值表求得最小项表达式

18、在真值表中，找出的行，写出相应的最小项，然后取最小项之和，就得到逻辑函数的标准与或式（也称为最小项表达式。）例：已知两变量逻辑函数的真值表如表所示，求逻辑函数的最小项表达式。解：使函数的变量取值组合有01、10、11三项，与其对应的最小项是、和。则逻辑函数的最小项表达式为 ：可用缩写形式： （也就是：）2）由逻辑函数的一般表达式求最小项表达式首先利用公式将一般表达式变换成与或式，再采用配项法，将每个乘积项（与项）都变为最小项。（技巧性高）（2）卡诺图：卡诺图是与变量的最小项对应的按一定规则排列的方格图，每一小方格填入一个最小项。（卡诺图是真值表的一种变形，将真值表变换成方格图的形状（我们把这种

19、图称为真值图），并使在几何位置上相邻的最小项逻辑上也相邻（反之亦然）即按循环码的规则来排列变量的取值组合，我们把这种图称为卡诺图。）重点：理解几何上相邻的最小项在逻辑上也相邻，这也是卡诺图必须满足的条件。 最小项的逻辑相邻性：若两个最小项仅有一个变量是不同，我们称它们具有逻辑相邻性（所谓逻辑相邻性就是按循环码的规则来排列变量的取值组合。） 循环码的规则：每次只有一个变量发生改变。以三变量为例，其循环码为：（这和最小项的序号顺序不一样。）（在做卡诺图的时候，就不能按照最小项的序号来填写卡诺图，必须按照循环码的顺序来填写，这样就能保证几何上相邻的最小项在逻辑上也相邻。）例：三变量函数有个最小项，其

20、卡诺图如图9-4（a）所示，图中的数字为对应最小项的下标。四变量函数有个最小项，其卡诺图如图9-4（b）所示。注意：任意两个相邻最小项之间只有一个变量改变。（当变量的顺序不同时，其卡诺图也不同。）（3）将逻辑函数填入卡诺图 若已知的逻辑函数是用真值表的形式给出的，则将真值表中最小项的值“0”或者“1”对号填入卡诺图中。（为了好看起见，填“0”的小方格中“0”可以不填进去。即在卡诺图中，未填“1”的小方格就意味着填的是“0”。）例如： 如果函数式是最小项表达式给出，则将标准与或式中的最小项号码对号填入卡诺图中。（将最小项表达式中出现的最小项，在对应方格中填1，没有的最小项填0(或不填)。）（如果

21、逻辑式不是由最小项构成（不是最小项表达式），一般应先化为最小项表达式，然后再填写卡诺图。）例：2、用卡诺图化简逻辑函数（应用卡诺图可写出函数的最简与或式从而化简逻辑函数。）卡诺图化简法：保留一个圈内最小项的相同变量，而消去不同的变量。合并最小项的规律：合并的结果就是保留一个圈内所有最小项中的相同变量，而除去不同的变量。 相邻的两个标“1”的小方格（包括处于一行或列的两端），可以形成一个圈，消去一个不同的变量，合并为一项。例如：把图中相邻的两个“1”圈在一起，共可以形成三个圈，然后对每一个圈进行合并，消去一个不同的变量。 ； ； 所以，的最简与或式为： 相邻四个标“1”的小方格组成一个方块，或组

22、成一行（列），或处于两行（列）的末端，或处于四个角，则可以形成一个圈，消去两个不同的变量，合并为一项。例如：如图所示的卡诺图中，将相邻的四个“1”圈在一起，共可形成4个圈，如图所示。 ；所以，的最简与或式为： 相邻八个标“1”的小方格组成两行（列），或组成两边的两行（列），则可以形成一个圈，消去三个不同的变量，合并为一项。例如：如图所示的卡诺图中，将相邻的8个“1”圈在一起，共可形成1个圈，如图所示。所以，的最简与或式为：（上述规则主要用于逻辑变量不超过四个的逻辑函数的化简，对于逻辑变量超过四个的逻辑函数，虽然也可在相应的卡诺图上进行化简，但由于有些相邻项不直观，较难化简，故常采用多卡诺图化简

23、，对于多卡诺图化简，此处略。）利用卡诺图化简逻辑函数式的步骤如下： 根据变量的数目，画出相应方格数的卡诺图； 根据逻辑函数式，把所有为“1”的项画入卡诺图中； 用卡诺圈把相邻最小项进行合并：合并时应按照的相邻小方格进行最大的圈组，并可以合并为一项，消去不同的个变量，保留相同的变量作为一个“与”项。注意：1）遵照卡诺圈最大化原则，即有8个相邻“1”不圈4个，有4个相邻“1”不圈2个。2）在每一次圈组中，至少应包含一个未被圈过的小方格在内。3）应将卡诺图中，所有为“1”的小方格全部圈完。 将每次圈组的合并结果的与项相加就得到逻辑函数的最简与或式。小结：卡诺图化简时，相邻最小项的数目必须为个才能圈成

24、卡诺圈，并消去个互非的变量（不同的变量），而且卡诺圈圈得越大越好（消去的互非变量越多），卡诺圈数目越少越好(逻辑式中的与项就越少)，相应的逻辑电路就越简单，这就是利用卡诺图化简逻辑函数的基本原理。（书上184页，例题9-4、9-5、）3、利用约束项（也称无关项）的化简逻辑函数变量和变量之间存在制约关系。在分析某些逻辑函数时，自变量某些取值的的组合不会出现，即对输入变量的取值加以限制，称为约束。这样的变量的取值组合（与项、或项）称为任意项，又称为约束项或随意项。在逻辑表达式中，约束项用表示，为约束项二进制码所对应的十进制数。例如：用四位二进制码进行的8421编码（对十进制数编码）时，其自变量的组

25、合、（十进制数的编码）不会出现。这种状态称为任意状态，由任意状态对应的与项（或或项），均称为任意项。在卡诺图中，任意项用“”（或者“”）表示。在卡诺图中，圈“1”时，若“”小方格对扩大圈组范围有利，则当做“1”看待，否则当做“0”看待。（书上186页，例题9-6、9-7）9.3 逻辑门电路门电路是数字电路中最基本的逻辑元件，是用以实现基本逻辑运算和复合逻辑运算的单元电路的通称。门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。门电路主要有：与门、或门、非门、与非门、或非门、异或门等。我们可以将门电路比作一个开关，在一定的条件下门允许信号通过，称为门是被打开的；若条件不满足，

26、信号就不能通过，称为门是被关闭的。在门电路中，二极管和三极管都是工作在开关状态，在输入信号作用下，在截止状态与导通状态（三极管为饱和状态）之间相互转换。9.3.1 半导体晶体管的开关特性1、晶体管的开关特性（1）晶体管的开关条件和特点晶体管具有截止、放大、饱和三种工作状态。 时，当发射结处于反向偏置、集电结也处于反向偏置时，晶体管工作在截止区。此时：基极电流，集电极电流。所以晶体管的集电极发射极之间如同一个断开的开关。输出电压；。其中：电源电压；晶体管截止时输出的高电平值。时，并使，和同为正向偏置，晶体管工作在饱和区。此时：集电极发射极间的饱和压降，不再随增加而增加。所以晶体管的集电极发射极之

27、间如同一个闭合的开关。输出电压：其中：晶体管截止时输出的低电平值。：三极管刚刚出现饱和现象时的基流，称为临界饱和基流，记为：三极管的饱和条件为：。结论：的高、低电平控制晶体管分别工作在饱和导通和截止状态，就可以控制它的开关状态，并在输出端得到对应的高、低电平。晶体管具有三种状态，在数字信号作用下，合理选择电路参数，使晶体管在截止、饱和两种状态间切换（中间很快经过放大状态），这时晶体管可当作开关使用。（图9-9给出了晶体管开关的等效电路。）（书上187页，例题9-9）9.3.2 常用逻辑门电路门电路的输入信号和输出信号之间存在着一定的逻辑关系，所以门电路又称为逻辑门电路。（先介绍分立元件门电路）

28、1、二极管的“与”门和“或”门电路采用正逻辑设高电平（约）为1，低电平（）为0。二极管为理想元件，正向导通管压降为。（1）二极管“与”门：实现“与”逻辑关系的电路称为“与”门。（图9-15所示为二极管“与”门电路及其逻辑符号。它有两个输入端、，一个输出端。）、当中只要有一个低电平，则必有一个二极管导通，使为低电平。只有、同时为高电平时，输出为高电平。逻辑表达式：（1）二极管“或”门：实现“或”逻辑关系的电路称为“或”门。（图9-16所示为二极管“或”门电路及其逻辑符号。它有两个输入端、，一个输出端。）、当中只要有一个高电平，则必有一个二极管导通，使为高电平。只有、同时为低电平时，输出为低电平。

29、逻辑表达式：2、晶体管的“非”门电路：实现“非”逻辑关系的电路称为“非”门。（“非”门就是反相器）（图9-17所示为晶体管“非”门电路及其逻辑符号。它有一个输入端，一个输出端。）逻辑表达式：3、复合门电路：“与非”门电路和“或非”门电路（图9-18所示为“与非”门电路和“或非”门电路的逻辑符号。它们都有两个输入端、，一个输出端。）（表9-10为“与非”门真值表；表9-11为“或非”门真值表）“与非”门逻辑表达式： ； “或非”门逻辑表达式：9.4 典型集成门电路的结构与特性门电路是双极型集成电路，与分立元件相比，具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。（按照集成度

30、（即每一片硅片中，所含有的元、器件数）的高低，我们将集成电路分为小规模集成电路，中规模集成电路、大规模集成电路和超大规模集成电路。）电路即为晶体管晶体管逻辑电路的缩写。目前国产的集成电路有CT54/CT74系列（标准通用系列）、CT54H/CT74H系列（高速系列）、CT54S/CT74S系列（肖特基系列）、CT54LS/CT74LS系列（低功耗有特基系列）。我们以与非门电路为例介绍电路1、 “与非”门电路（1）“与非”门电路的结构及工作原理（如图9-20所示，“与非”门典型电路） 电路组成1）第一部分为输入级：由多发射极晶体管和电阻组成。所谓多发射极晶体管，可看作由多个晶体管的集电极和基极分

31、别并接在一起，而发射极作为逻辑门的输入端。输入信号通过多发射极晶体管的发射结可以实现逻辑与的功能。（可以把管的发射结看成几个二极管，它的集电结也可以看成与它们背靠背的二极管。如图9-21所示。）2）第二部分为中间级：它由管和电阻、组成。可以从管的集电极和发射极同时输出两个相位相反的信号，作为管和管输出级的驱动信号。（同时控制输出级的管和管工作在截然相反的两个状态，以满足输出级互补工作的要求。）3）第三部分为输出级：它由管、管、管组成推拉式的互补输出级，其作用是提高与非门的负载能力。 工作原理设输入信号、的高电平为，低电平为1）输入端至少有一个为低电平时的工作情况设，则端对应的结导通，端对应的结

32、没有导通。（因为：由“地”经管的发射结，则管的基极（即管的发射极）电位升至。再经管的发射结，则管的基极（即管的集电极）电位升至。再经管的集电结，则管的基极电位。所以当时，端对应的结正偏导通；当时，端对应的结反偏截止。）的基极电位被固定在：由于，从“地”经管到管，的基极（即管的集电极）电位升至，而现在的基极电位被固定在，显然，集电结反偏，导致、截止。此时，经使管、管导通，则输出电压为：因为很小，所以可以忽略不计，则输出电压为：所以，输出为高电平，即实现了有0出1的与非功能。（输入有低：“0”；输出为高：“1”）拉电流：由于管截止，负载电流是从电源经、流向每个负载门，所以这种负载电流称为拉电流。2

33、）输入端全部为高电平时的工作情况设，则和端对应的结都截止。（因为：由“地”经管的发射结，则管的基极（即管的发射极）电位升至。再经管的发射结，则管的基极（即管的集电极）电位升至。再经管的集电结，则管的基极电位。所以当时，和端对应的结反偏截止。）（显然处于倒置工作状态，此时集电结做为发射结使用。倒置情况下，可向基极提供较大电流。）此时，电源经过电阻和管的集电结向管提供足够的基极电流，使管导通并饱和。管的发射结电流又给管提供足够的基极电流，使管也导通并饱和。管深度饱和后，其发射极电流在电阻上产生的压降又为管提供足够的基极电流使管饱和导通，从而使与非门输出端的电压等于管的饱和输出典型值：所以，输出为低

34、电平，即实现了全1出0的与非功能。（输入全高：“1”；输出为低：“0”）此时，管的集电极电位为：（因为：由“地”经管的集电结，则管的集电极电位为，再由管到管的发射结，管的发射极电位为（管的基极电位为）。而此时，管的集电极电位（即管的基极电位）为，所以管截止，则管也截止。）灌电流：由于管截止，负载电流全部灌入管的集电极，所以这种电流称为灌电流。为与非门关系，即： （有“0”出“1”；全“1”出“0”）（2） “与非”门的电压传输特性及噪声容限与非门的电压传输特性，是指输出电压随输入电压的变化曲线。如图9-22所示为图9-20所示与非门电路的电压传输特性曲线。电压传输特性曲线是通过实验测出来的。由

35、图知，与非门的电压传输特性可分为四段（），分别对应截止区、线性区、转折区、饱和区。    段：，使（），则、截止，而、导通，输出电压，为高电平。这一段称为截止区。 段：当在之间时，随着的增加使开始导通并进入放大区，但管仍然截止。随着的增加线性减小。这一段称为线性区。 段：当增加到左右，也开始导通，使得急剧下降，这一段称为转折区。在转折区中心点所对应的输入电压叫做与非门的阈值电压或称为门槛电平，用表示，。（要使则、导通，则管的基极电位至少为，所以当为时，有：） 段：当时，即特性曲线经过转折区后，就进入了饱和区。在这一段，、管均导通并饱和，而、管截止。输出电压，为低电

36、平。由于门槛电平所对应的是电压传输特性转折区的中心点，所以在对与非门的简化定性分析中，常以为准。认为当时，与非门是关闭的（即、管截止）；若在其它输入端都为高电平时，当时，则与非门导通。与非门关闭时输出高电平、与非门导通时输出低电平。（3）主要参数与非门参数的测试要在一定条件下进行，一般要遵守的原则有：不用的输入端应悬空（悬空端子为高电平“1”）；输出高电平时不带负载；输出低电平时输出端应接规定的灌电流负载；输出高电平时输出端应接规定的拉电流负载。 输出高电平、输出低电平输出高电平：与非门关闭时的输出电压，其典型值为。产品规定的最小值（是被测与非门一个输入端接地、其余输入端开路时的输出端电压值。）输出低电平：与非门导通时的输出电压，其典型值为。产品规定的最小值 开门电平、关门电平开门电平：在保证输出为额定低电平（）的条件下，所允许的输入高电平的最小值，典型值为。关门电平：在保证输出为额定高电平（）的的条件下（），所允许的输入低电平的最大值，典型值为。一般：，。 输入端噪声容限与非门在输入高电平时，为了保证稳定在导通状态，输入的高电平加上瞬态的干扰信号不应小于开门电压。1）在输入高电平时，允许的干扰容限为：，称为高电平噪声容限。与非门在输入低电平时，为了保证稳定在关闭状态，输入的低电平加上瞬态的干扰信号不应超过关门