数电16(寄存器)

1、6 . 时序逻辑电路的分析与设计时序逻辑电路的分析与设计6.1 时序逻辑电路的基本概念时序逻辑电路的基本概念6.2 同步同步 时序逻辑电路的分析时序逻辑电路的分析6.3 同步同步 时序逻辑电路的设计时序逻辑电路的设计6.4 异步异步 时序逻辑电路的分析时序逻辑电路的分析6.5 若干典型的时序逻辑集成电路若干典型的时序逻辑集成电路*6.6 用用Verilog描述时序逻辑电路描述时序逻辑电路6.7 时序逻辑可编程逻辑器件时序逻辑可编程逻辑器件6.5 若干典型的时序逻辑集成电路若干典型的时序逻辑集成电路6.5.1 寄存器和移位寄存器寄存器和移位寄存器6.5.2 计数器计数器6.5 若干典型的时序逻辑

2、集成电路若干典型的时序逻辑集成电路1 1、 寄存器寄存器6.5.1 寄存器和移位寄存器寄存器和移位寄存器寄存器寄存器:是数字系统中用来存储代码或数据的逻辑部是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。件。它的主要组成部分是触发器。 一个触发器能存储一个触发器能存储1位二进制代码，存储位二进制代码，存储 n 位二进位二进制代码的寄存器需要用制代码的寄存器需要用 n 个触发器组成。寄存器实际个触发器组成。寄存器实际上是若干触发器的集合。上是若干触发器的集合。 1 1D C 1 C P 1 O E 1 E Q0 1 1D C 1 E Q1 1 1D C 1 E Q7 D0 D

3、1 D7 8位位CMOS寄存器寄存器74HC374（同步时序逻辑电路）（同步时序逻辑电路）脉冲边沿敏感的寄存器脉冲边沿敏感的寄存器 1 1D C 1 C P 1 O E 1 E Q0 1 1D C 1 E Q1 1 1D C 1 E Q7 D0 D1 D7 数据流向数据流向1111110111数据输入输出方式：并行数据输入输出方式：并行74HC374功能表功能表高阻高阻HHH高阻高阻LLH存入数据，禁止输出存入数据，禁止输出HHL对应内部触发对应内部触发器的状态器的状态LLL存入和读出数据存入和读出数据Q0Q7DNCP输出输出内部触发器内部触发器输输 入入工作模式工作模式OE1nNQ八八D锁存

4、器锁存器74HC373 LE 1 1 OE 1 E 1 E 1 E Q1 Q7 Q0 D1 D7 D0 1D C1 C1 1 1D C1 C1 1D C1 C1 1 1D C 1 C P 1 O E 1 E Q0 1 1D C 1 E Q1 1 1D C 1 E Q7 D0 D1 D7 8位寄存器位寄存器74HC374锁存器与寄存器的区别锁存器与寄存器的区别1、控制信号与输入数据信号之间的时序关系、控制信号与输入数据信号之间的时序关系2、输出是否同时更新状态、输出是否同时更新状态2、 移位寄存器移位寄存器移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码移位寄存器是既能寄存数码，又能在时钟

5、脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。向高位或向低位移动的逻辑功能部件。按移动方式分按移动方式分单向移位寄存器单向移位寄存器双向移位寄存器双向移位寄存器左移位寄存器左移位寄存器移位寄存器的逻辑功能分类移位寄存器的逻辑功能分类移位寄存器的逻辑功能移位寄存器的逻辑功能右移位寄存器右移位寄存器 1D Q0 DSI CP 1D 1D 1D Q1 Q2 Q3 Q3 Q0 Q1 Q0 DSO FF3 FF0 FF1 FF2 (1) (1) 基本移位寄存器（同步时序逻辑电路）基本移位寄存器（同步时序逻辑电路）（a a）电路）电路串行数据输入端串行数据输入端串行数据输出端串行数据输出端并行数据输

6、出端并行数据输出端数据输入方式：串行数据输入方式：串行数据输出方式：串行、并行数据输出方式：串行、并行 1 1 0 00 0 0 0 0 0 0FF0 FF1 FF2 FF31CP 后后2CP 后后11 0 1 1 03CP 后后0 1 0 1 14CP 后后1 1 Q0n+1= DSIQ1n+1 = Q0nQ2n+1 = Q1nQ3n+1 = Q2n 1D Q0 DSI CP 1D 1D 1D Q1 Q2 Q3 Q3 Q0 Q1 Q0 DSO FF0 FF1 FF2 FF3 1101从高从高位到位到低位低位输入输入(b). (b). 工作原理工作原理 （触发器状态）（触发器状态） DSI C

7、P 1 1 0 1 1 2 4 3 5 6 8 7 0 0 0 0 0 DSI =1101,从高位开始输入从高位开始输入 串串行行输输出出 并并行行输输出出DPO 经过经过4个个CP脉冲有效沿作用后，从脉冲有效沿作用后，从DSI 端串行输入的数码端串行输入的数码就可以从就可以从Q0 Q1 Q2 Q3并行并行输出。输出。 串入串入并出并出 从第从第4个脉冲有效沿作用开始到第个脉冲有效沿作用开始到第7个作用结束，从个作用结束，从DSI 端端串行输入的数码就可以从串行输入的数码就可以从DSO 端串行输出。端串行输出。 串入串入串出串出 Q0 Q1 Q2 Q3(DSO) 思考：可以用思考：可以用锁存器

8、完成移锁存器完成移位功能吗？位功能吗？(b). (b). 工作原理工作原理 （输出端结果）（输出端结果） 1 1 0 00 0 0 0 0 0 0FF0 FF1 FF2 FF3 1 0 1 1 0 1 0 1 1（2 2）典型集成电路）典型集成电路 1D C1 R 1 1 1 1 1 Q0 1D C1 R 1 Q1 1D C1 R 1 Q7 CP CRDSA DSB & 内部逻辑图内部逻辑图8 8位移位寄存器位移位寄存器74HC/HCT1642. 多功能双向移位寄存器多功能双向移位寄存器 D0 FF0 D1 FF1 D2 FF2 D3 FF3 并并行行输输入入 并并行行输输出出 右右移

9、移串串行行输输入入（DIR） 左左移移串串行行输输出出（DOL） 右右移移串串行行输输出出（DOR） 左左移移串串行行输输入入（DIL） Q0 Q1 Q2 Q3 多功能移位寄存器工作模式简图多功能移位寄存器工作模式简图（1）工作原理）工作原理高位移向低位高位移向低位-左移左移低位移向高位低位移向高位-右移右移 1D C1 1D C1 FFm S0 S1 I3 I2 I1 I0 MUX MUXm Dm1 Dm FFm1 1D C1 FFm+1 Dm+1 Dm CP S1 S0 Qm1 Qm Qm+1 实现多功能双向移位寄存器的一种方案实现多功能双向移位寄存器的一种方案( (仅以仅以FFm为例为例

10、) )nmnmQQ11 nmnmQQ11 mnmDQ 1S1S0=00S1S0=01高位移高位移向低位向低位S1S0=10S1S0=11nmnmQQ 1并入并入不变不变低位移低位移向高位向高位（2）典型集成电路）典型集成电路CMOS 4位双向移位寄存器位双向移位寄存器74HC/HCT194 1S C1 FF0 S1 1 & 1R R 1 DSR 1 S0 1 1 1 & & & 1 DI0 & & & & 1 DI1 & & & & 1 DI2 & & & & 1 D

11、I3 1 DSL 1 D0 D0 CP 1 1S C1 FF1 1R R 1 1 D1 D1 1S C1 FF2 1R R 1 1 D2 D2 1S C1 FF3 1R R 1 1 D3 D3 CR 1 1 Q0 1 Q1 1 Q2 1 Q3 Q0 Q1 Q2 Q3 S1 S0 E 1 1 1 I 0 I 1 I 2 I 3 & 1 Y 实例：实例：4 4选选1 1数据选择器数据选择器（1 1）逻辑电路（输入输出端，门结构）逻辑电路（输入输出端，门结构）74HCT194 的功能表的功能表 10 nQ11 nQ12 nQ13 nQCRnQ0nQ1nQ2nQ3nQ1nQ2nQ0nQ1nQ2

12、nQ3nQ1nQ2nQ37D3D2D1D0DI3*DI2*DI1*DI0*HHH6H HLHH5LLLHH4HHHLH3LLHLH2LLH1LLLLLDI3DI2DI1DI0左左移移DSL右右移移DSRS0S1行行并行输入并行输入时时钟钟CP串行输串行输入入控制信控制信号号清清零零输输 出出输输 入入nQ0nQ1nQ2同步置数！同步置数！一、分析下图所示由双向移位寄存器一、分析下图所示由双向移位寄存器74LS194构成的分频器的构成的分频器的 分频系数分频系数。要求列出。要求列出状态表状态表，画出，画出时序图时序图。 题意分析题意分析 : : S1S0=01 工作于工作于右移位右移位操作方式操

13、作方式 Y=DSR =Q3Q2 循环移位循环移位 习题习题 DSRDSL 74LS194 &CPYD0 D1 D2 D3Q0 Q1 Q2 Q31 1S1S0RD启动信号，使初始状态为启动信号，使初始状态为0000 RD: 解解: : 按右移位操作方式列出电路按右移位操作方式列出电路状态表状态表、时序图时序图。 电路是电路是7 7分频器分频器, ,分频系数是分频系数是7 7。 CPQ1Q20状态表状态表0 0 0 0111 0 0 0121 1 0 0131 1 1 0141 1 1 1050 1 1 1060 0 1 1070 0 0 11Y=DSR =Q3Q2 CPDSRQ0 Q1

14、Q2 Q3 Q0Q312 3 4 5 6 7 8Y(DSR)二、分析图示电路。求电路的二、分析图示电路。求电路的状态表状态表及电路的及电路的输出序列码输出序列码。题意分析题意分析： Q2Q1Q0 CBA；Y DSR 本电路为一级本电路为一级移位型序列码产生器移位型序列码产生器。 移位寄存器移位寄存器74LS194 74LS194 S1S0=01 右移位右移位 LQ3 74LS151A B CY74LS194DSRDSLCPS0S1D0 D1 D2 D3RDL 11Q0Q1Q2Q3 G D01D1D2D3D4D5D6D7CP状态表状态表Q3 Q2 Q1 Q0 DSR0 0 0 010 0 0 100 0 1 010 1 0 11