计算机组成原理---第4章 主存储器

1、1第四章第四章 主存储器主存储器24.1 存储器和存储系统存储器：存储器：存放计算机程序和数据的设备存放计算机程序和数据的设备存储系统：存储系统：包括存储器以及管理存储器的软硬件和相包括存储器以及管理存储器的软硬件和相应的设备应的设备3CPUCACHE主存（内存）主存（内存）辅存（外存）辅存（外存）存储系统的层次结构根据各种存储器的存根据各种存储器的存储容量、存取速度和价格储容量、存取速度和价格比的不同，将它们按照一比的不同，将它们按照一定的体系结构组织起来，定的体系结构组织起来，使所放的程序和数据按照使所放的程序和数据按照一定的层次分布在各种存一定的层次分布在各种存储器中。储器中。41、主存

2、和高速缓存之间的关系CacheCache引入引入为解决为解决cpucpu和主存之间的速度差距和主存之间的速度差距, ,提高整机的运算速提高整机的运算速度度, ,在在cpucpu和主存之间插入的由高速电子器件组成的容量不和主存之间插入的由高速电子器件组成的容量不大大, ,但速度很高的存储器作为缓冲区。但速度很高的存储器作为缓冲区。CacheCache特点特点存取速度快，容量小，存储控制和管理由硬件实现。存取速度快，容量小，存储控制和管理由硬件实现。CacheCache工作原理工作原理在较短时间内由程序产生的地址往往集中在存储器逻在较短时间内由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内

3、。（指令分布的连续性和循环程辑地址空间的很小范围内。（指令分布的连续性和循环程序及子程序的多次执行：序及子程序的多次执行：程序访问的局部性程序访问的局部性）数据分布不如指令明显，但对数组的访问及工作单元数据分布不如指令明显，但对数组的访问及工作单元的选择可使存储地址相对集中。的选择可使存储地址相对集中。52、主存与辅存之间的关系、主存与辅存之间的关系主存主存(半导体半导体)：优优:速度快速度快缺缺:容量受限容量受限,单位成本高单位成本高,断电丢失信息断电丢失信息辅存辅存(光盘光盘,磁盘磁盘) :优优:容量大容量大,信息长久保存信息长久保存,单位成本低单位成本低缺缺:存取速度慢存取速度慢数据存储

4、：数据存储： CPU正在运行的程序和数据存放在主存，暂时不正在运行的程序和数据存放在主存，暂时不用的程序和数据存放在辅存，辅存只与主存进行数据用的程序和数据存放在辅存，辅存只与主存进行数据交换。交换。64.2 存储器的类型和特点按存储介质分按存储介质分半导体存储器、磁表面存储器、光存储器半导体存储器、磁表面存储器、光存储器按读写性质分按读写性质分随机读写存储器（随机读写存储器（RAMRAM）静态存储器（静态存储器（SRAMSRAM）；动态存储器（）；动态存储器（DRAMDRAM）。）。 它们存储的内容断电则消失故称为易失性存储器。它们存储的内容断电则消失故称为易失性存储器。只读存储器（只读存储

5、器（ROMROM）掩膜型掩膜型ROMROM，EPROMEPROM，EEPROMEEPROM。 其内容断电也不消失故称为非易失性存储器。其内容断电也不消失故称为非易失性存储器。按在计算机中的层次作用分按在计算机中的层次作用分主存储器、辅助存储器、高速缓冲存储器。主存储器、辅助存储器、高速缓冲存储器。74.3 存储器的主要技术指标存储容量：存储容量：存放信息的总数，通常以字节存放信息的总数，通常以字节 Byte)Byte)为单位为单位B B、KBKB、MBMB、GBGB、TBTB。存储周期：存储周期：CPUCPU连续两次访问存储器所需要的最短时间间隔。连续两次访问存储器所需要的最短时间间隔。最大存

6、取时间最大存取时间: :是存储器从接到寻找存储单元的地址码开始是存储器从接到寻找存储单元的地址码开始, ,到读出或存到读出或存入数据为止所需的时间。入数据为止所需的时间。存储器的价格：存储器的价格：通常以每位价格通常以每位价格P P来衡量。来衡量。其他：其他： 可靠性、存储密度、信息存储的长期性、功耗可靠性、存储密度、信息存储的长期性、功耗( (分操作功分操作功耗和维持功耗耗和维持功耗) )、物理尺寸、物理尺寸( (集成度集成度) )。84.4 主存储器的基本操作CPUCPU通过通过ARAR（地址寄存器）、地址寄存器）、DRDR（数据寄存器）和总线与数据寄存器）和总线与主存进行数据传送。为了从

7、存储器中取一个信息字，主存进行数据传送。为了从存储器中取一个信息字，CPUCPU必须必须指定存储器字地址并进行指定存储器字地址并进行“读读”操作，同时等待从主存储器发操作，同时等待从主存储器发来的回答信号通知来的回答信号通知CPUCPU读操作完成、主存储器通过读操作完成、主存储器通过readyready线做出线做出回答，若回答，若readyready信号为信号为“1“1，说明存储字的内容已经读出，并，说明存储字的内容已经读出，并放在数据总线上，送入放在数据总线上，送入DRDR、这时这时“取取”数操作完成。数操作完成。为了为了“存存”一个字到主存，一个字到主存，CPUCPU先将信息在主存中的地址

8、先将信息在主存中的地址经经ARAR送地址总线，并将信息字送送地址总线，并将信息字送DRDR、同时发出同时发出写写命令。此命令。此后，后，CPUCPU等待写操作完成信号。主存储器从数据总线接收到信等待写操作完成信号。主存储器从数据总线接收到信息字并按地址总线指定的地址存储，然后经息字并按地址总线指定的地址存储，然后经readyready控制线发回控制线发回存储器操作完成信号、这时存储器操作完成信号、这时存存数操作完成。数操作完成。9MARK位MDRN位CPU存储器ABRDWRDBReady2K字（N位/字）104.5 半导体存储器4.5.1常用半导体存储器RAMRAM和和ROMROMRAMRAM

9、组成结构器件分双极型和组成结构器件分双极型和MOSMOS型。型。双极型：速度快、集成度低、功耗大、成本高。双极型：速度快、集成度低、功耗大、成本高。MOSMOS型型: :速度低，集成度高，功耗低，工艺简单。速度低，集成度高，功耗低，工艺简单。RAMRAM分类：分类： SRAM SRAM、 FPRAMFPRAM、EDORAMEDORAM、SDRAMSDRAM、SGRAMSGRAM、DDRRAMDDRRAM、RDRAMRDRAM。ROMROM分类分类: :掩膜掩膜ROMROM、PROMPROM、EPROMEPROM、EEPROMEEPROM。114.5.2存储器的基本结构及各部分的功能1、半导体存

10、储器的基本组成存储矩阵地址译码器三态双向缓冲器存储控制逻辑A0A1AF-1D0D1DW-1R/WCECE122、存储矩阵一个基本单元电路只能存放一位二进制信息，一个基本单元电路只能存放一位二进制信息，为保存大量信息，存储器中需要将许多基本单元电为保存大量信息，存储器中需要将许多基本单元电路按一定的顺序排列成阵列形式，这样的这列称为路按一定的顺序排列成阵列形式，这样的这列称为存储矩阵。存储矩阵。排列方式：排列方式：字结构字结构位结构位结构13字结构：字结构： 同一芯片存放一个字同一芯片存放一个字的多位的多位(1024b=128B)(1024b=128B)。优点：优点： 选中某个单元选中某个单元,

11、 ,其包含其包含的各位信息可从同一芯片的各位信息可从同一芯片读出。读出。缺点：缺点： 芯片外引线较多，成芯片外引线较多，成本高。适合容量小的静态本高。适合容量小的静态RAMRAM。01127字结构D7 D6 D01410221023123位结构位结构：位结构： 同一芯片存放多个字的同一位。同一芯片存放多个字的同一位。优点：优点： 芯片的外引线少。芯片的外引线少。缺点：缺点： 是需要多个芯片组合工作。适合是需要多个芯片组合工作。适合动态动态RAMRAM和大容量静态和大容量静态RAMRAM。153、地址译码器功能功能: :接收系统总线传来的地址信号，产生地址译码信号后，选接收系统总线传来的地址信号

12、，产生地址译码信号后，选中存储矩阵中的某个或几个基本存储单元。中存储矩阵中的某个或几个基本存储单元。分类：分类：单译码、双译码。单译码、双译码。单译码方式适合小容量的存储器。单译码方式适合小容量的存储器。例如：地址线例如：地址线1212根，对应根，对应40964096状态，需状态，需40964096译码线。译码线。双译码方式适合大容量存储器双译码方式适合大容量存储器( (矩阵译码器）。分矩阵译码器）。分X X、Y Y两两个方向的译码。个方向的译码。例如：地址线例如：地址线1212根。根。X X、Y Y方向各方向各6 6根，根，40964096状态，状态，128128根译根译码线。码线。16单译

13、码存储结构 （64*8位）0,00,763，063，7X地地址址译译码码器器A0A5X0X63三态双向缓冲存储器三态双向缓冲存储器D0 D7R/WCE17双译码存储结构184.5.3 半导体随机存储器静态随机存储器静态随机存储器SRAMSRAM动态随机存储器动态随机存储器DRAMDRAM19选择线选择线I/OI/OVccQ3Q4Q5Q6Q1Q21. 静态RAM的工作原理202、单管动态、单管动态RAM工作原理工作原理刷新刷新放大器放大器行选择信号行选择信号列选择信号列选择信号数据输入数据输入/输出线输出线QC214.8 主存储器的组成与控制主存储器：主存储器：计算机中存放当前正在执行的程序和其

14、使用数据计算机中存放当前正在执行的程序和其使用数据的存储器。的存储器。存储器的地址：存储器的地址：对存储单元进行顺序编号。对存储单元进行顺序编号。地址空间：地址空间：地址长度所限定能访问的存储单元数目。地址长度所限定能访问的存储单元数目。22主存储器的基本组成与结构MAR地地址址译译码码器器存存储储体体读读写写电电路路MDRK位位地地址址总总线线.N位位数数据据总总线线 控制电路控制电路控制信号控制信号、主存储器的基本结构主存储器的基本结构23 I/O I/O4.8.1 存储器容量的扩展1、位扩展、位扩展4M 1 I/O I/O数数据据线线8条条D7。 。D0地地址址线线22条条A21A0CS

15、R/W 242、字扩展、字扩展 CS1M 8R/W D7D0 CS1M 8R/W D7D0R/WA20A19A0A19A0A19A0253 3、字位扩展、字位扩展 如果一个存储容量为如果一个存储容量为M 字字 N位位 所用芯片规格为所用芯片规格为L字字 K位位 那么这个存储器共用那么这个存储器共用M/L N/K个个芯片芯片 例如：要组成例如：要组成16M 8位位的存储器系统，的存储器系统， 目前有芯片规格为目前有芯片规格为4M 1位若干片位若干片l需用需用32片片 若有芯片规格为若有芯片规格为1M 8位位l则需用则需用16片片268 片片4片片A23A2216M*8位位 D7D0CS I/O

16、4M*1位位A21A0R/WCS I/O 4M*1位位A21A0R/WCS I/O 4M*1位位A21A0R/WCS I/O 4M*1位位A21A0R/WA21A0译码器译码器Y0Y327例如：使用Intel2114芯片（1K*4bit）扩展为4K*8bit存储器A0 |A9A0 |A9D3 |D0D7-D4D3 |D0A0 |A9D7-D4A0 |A9D3 |D0A0 |A9D7-D4A0 |A9D3 |D0A0 |A9D7-D4A0 |A9译码器284.8.2 4.8.2 存储控制存储控制 在存储器中，往往需要增设附加电路、这些附在存储器中，往往需要增设附加电路、这些附加电路包括地址多路转

17、换线路、地址选通、刷新逻加电路包括地址多路转换线路、地址选通、刷新逻辑，以及读辑，以及读/写控制逻辑等。在大容量存储器芯片中写控制逻辑等。在大容量存储器芯片中，为了减少芯片地址线引出端数目将地址码分两，为了减少芯片地址线引出端数目将地址码分两次送到存储器芯片，因此芯片地址线引出端减少到次送到存储器芯片，因此芯片地址线引出端减少到地址码的一半。地址码的一半。 刷新逻辑是为动态刷新逻辑是为动态MOS随机存储器的刷新准备随机存储器的刷新准备的、通过定时刷新、保证动态的、通过定时刷新、保证动态MOS存储器的信息不存储器的信息不致丢失。致丢失。29 （1）DRAM的刷新的刷新 动态动态MOS存储器采用存

18、储器采用“读出读出”方式进行刷新，方式进行刷新，因为在读出的过程中恢复了存储单元的因为在读出的过程中恢复了存储单元的MOS栅极电栅极电容电荷，并保持原单元的内容。所以读出过程就是容电荷，并保持原单元的内容。所以读出过程就是再生的过程。再生的过程。 刷新周期（再生周期）：刷新周期（再生周期）： 从上次对存储器刷新结束到下一次对整个存储从上次对存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一段时间间隔称为刷新周器全部刷新一遍为止，这一段时间间隔称为刷新周期或者再生周期，通常为期或者再生周期，通常为2ms。30 （2）刷新方式）刷新方式 集中式刷新：集中式刷新： 集中式刷新指在一个刷新周期内

19、，利用一段固定集中式刷新指在一个刷新周期内，利用一段固定的时间依次对存储器的所有行逐一再生，在此期间停的时间依次对存储器的所有行逐一再生，在此期间停止对存储器的读和写。止对存储器的读和写。 例如，一个存储器矩阵为例如，一个存储器矩阵为128128，读写周期为，读写周期为0.5s，刷新周期为刷新周期为2ms，其刷新工作时序为：其刷新工作时序为： 2ms内的工作周期为：内的工作周期为：2ms0.5s4000（个）个） 刷新所用的时间为：刷新所用的时间为：1280.5s64s 刷新所用的工作周期为：刷新所用的工作周期为：128个个31 集中刷新的特点：集中刷新的特点： 优点是平均读写周期较短，适用于

20、高速存储器。优点是平均读写周期较短，适用于高速存储器。 缺点是在刷新期间不能访问存储器，有时会影响缺点是在刷新期间不能访问存储器，有时会影响计算机系统的正常工作。计算机系统的正常工作。0123871 38723999读写操作刷新3872周期(1936)128周期(64)刷新间隔32 分布式刷新方式：分布式刷新方式： 把每一行的再生分散到各个工作周期中去，一个把每一行的再生分散到各个工作周期中去，一个存储器的系统工作周期分为两个部分，前半部分用于存储器的系统工作周期分为两个部分，前半部分用于正常的读写、保持；后半部分用于再生某行。这样系正常的读写、保持；后半部分用于再生某行。这样系统的工作时间增

21、加一倍。统的工作时间增加一倍。 例如计算上例中改为分布刷新的时序关系：例如计算上例中改为分布刷新的时序关系： 系统的工作周期为：系统的工作周期为：0.5s0.5s1s 系统的刷新周期为：系统的刷新周期为：1s128128s33WR REFREFWR REFWR刷新周期Tc01127 分布刷新的特点：分布刷新的特点： 优点是不存在死时间。优点是不存在死时间。 缺点是工作周期较长，存储器不能够高速工作缺点是工作周期较长，存储器不能够高速工作。34 异步刷新方式：异步刷新方式： 在刷新周期内分散将存储器刷新一遍。方法：在刷新周期内分散将存储器刷新一遍。方法： 将刷新周期除以行数，得到时间间隔将刷新周

22、期除以行数，得到时间间隔t，利用逻辑利用逻辑电路每隔电路每隔t产生一次刷新请求。产生一次刷新请求。 例如前例中如果采用异步刷新，需要多长时间提例如前例中如果采用异步刷新，需要多长时间提出一次刷新请求？出一次刷新请求？ 应在应在2ms内分散的对内分散的对128行进行刷新操作，所以行进行刷新操作，所以t2ms12815.6s。即每即每15.6s提出一次刷新请求提出一次刷新请求，每次刷新一行。，每次刷新一行。35 （3）存储器控制电路）存储器控制电路 动态动态MOS存储器的刷新过程要求有硬件电路的支存储器的刷新过程要求有硬件电路的支持，这些控制线路可以集中在一个半导体芯片上，形持，这些控制线路可以集中在一个半导体芯片上，形成成DRAM控制器，是控制器，是CPU和和DRAM之间的接口电