实验三、Quartus的基本使用ppt课件

1、实验三、Quartus软件的运用实验目的v熟习FPGA开发的根本流程v掌握数字集成软件Quartus II工具的流程和运用，运用软件进展简单的逻辑电路的设计FPGA开发的根本流程设计思想：设计思想总是比设计言语重要，一个good idea总是可以把言语用的很灵敏设计输入：调查数字电路功底和verilog语法根底仿真：保证设计功能正确综合：将高层设计转换为特定FPGA芯片中Primitives的网表适配：FPGA适配器对Primitives规划布线配置器件：运用工具v复杂的系统设计离不开工具的支持，工具的选择也很重要，选择器件时需求思索vAltera：vQuartusII+SOPCBuilder

2、+Nios/Excalibur_arm922T+DSP Builder+SignalTap IIvXilinx：vISE+EDK+MicroBlaze/PowerPC405+vSysgen/AccelDSP+ChipScope学习工具vhelp file(内容不多，几十页，英文大体都能看懂)、官网教程(用到时查看)vGoogle良师益友v/两个不错的论坛vbbs.eetop/ 电子顶级开发网论坛v192.168.3/嵌入式系统与集成电路设计实验室论坛实验室软件环境v实验室安装Quartus II 9.1版本v桌面-EDA tools-Quartus II 9.1或开场-程序-Altera-Qu

3、artus II 9.1v/效力器上提供软件下载，内网(实验室)ftp，eda目录下设91版本和10.1版本，目前仅运用到quartus_window.exev外网(学校范围内) ftp192.168.3vv建立工程，选择File-New Project Wizardv添加设计文件，如.v文件、.vhdl文件、.bdf文件等，可以暂不添加，v实验设备选择Cyclone系里的EP1C6Q240C8，vEP1C6Q240C8命名v前缀标识器件类型、类别+封装+管脚+温度范围+速度等级+后缀特别阐明vEP：configuration设备vEP 1C6 Q 240 C 8v c

4、yclone设备，容量标识6，PQFP封装，240管脚，商用温度等级(0-85度)，速度等级8v第三方综合、仿真、时序分析软件的选择，这里暂时默以为none即可工程报告v设计输入v原理图设计输入、文本输入、层次化设计、形状图输入vFile-Newv原理图输入v选择File-New，选择Block Diagram/Schematic File单击ok，v双击原理图编辑器的空白处，弹出元器件库的选择对话框，v半加器的逻辑表达式vS = A BvCO = A & Bvprimitives中vbuffer:缓冲器vlogic:逻辑电路vother:电源和地信号vpin:引脚vstorage:触

5、发器v选择逻辑门，设计半加器电路并保管为half_adder.bdfv选择File-Create/Update-Create Symbol File For Current File生成half_adder.bsf块符号文件，以供其他设计调用(普通保管在Project中)v选择File-Create/Update-Create HDL Design File For Current File生成half_adder.v文本文件，v文本输入v选择File-Verilog HDL File，设计半加器电路并保管为half_adder2.v(文件名一定要和模块称号一样，否那么编译的时候找不到实例模块

6、)v经过对1位半加器的例化实现1位全加器的设计v按照前面的方法生成1位全加器的方框符号图v层次化设计输入v将设计分成多个模块，自顶向下或者自底向上进展设计v利用前面设计的1位全加器设计4位全加器v选择File-New-Block Diagram/Schematic File，在Project中添加4个full_adder模块，如以下图所示v/连线和总线bus的区别v/输入端X0.3、Y0.3，两个点仿真、验证v仿真工具：vAltera的quartus、Xilinx的ISE都自带有仿真工具 v/不建议用自带的仿真工具v第三方软件vmodelsim：很不错的一个第三方软件，适宜本科生阶段的学生运用

7、，后面的课再讲vverdi：SpringSoftNovas的套件，与主流仿真工具配合，经过PLI接口，为主流仿真工具添加新的“系统义务 vVCS：v /verdi和VCS不要求掌握，深化研讨时自学vv关键是testbench的设计v三种方式：v1、简单测试v2、自测试v3、带测试向量文件读取的测试testbench的构造如何验证仿真结果v系统义务v$display,$monitor,$time,$finish,$stopv它们的运用和区别，练习、领会一下Quartus simulatorv可以仿真整个设计，也可以仿真设计的部分实体。v执行仿真的时候，必需首先在用于功能仿真的Simulator

8、Tool中，运用Generate Funcitonal Simulation Netlist生成仿真网表，假设是执行时序仿真的话，首先要对设计进展编译v仿真之前，首先要在本人的工程下建立一个向量波形文件，选择File-Verification/Debugging File-Vector Waveform File，v可以选择Edit-End Time设置一下仿真时间v接下来添加输入/输出信号，Edit-Insert Node or Busv点击list，将工程下的输入、输出端口列出，选择需求查看的信号，选择要设置的信号，利用工具栏中的工具进展设置v这里简单设置一下，利用波形工具 对Cin采用了

9、10ns的时钟波形，对X采用的5ns的时钟波形，对Y采用的20ns的时钟波形，仿真参数可以自行设置选择Processing- Generate Funcitonal Simulation Netlist生成仿真网表，然后选择Tools-Simulator Tool综合(synthesis )v将HDL言语翻译成最根本的与门、或门、非门、RAM、触发器等根本逻辑单元的衔接关系(网络表)vQuartus II工程编译器，主要对工程设计进展检查、逻辑综合、构造综合、输出结果的逻辑配置以及时序分析，同时将设计工程适配到FPGA/CPLD目的器件中。v工程编译器vAnalysis & Synth

10、esis:把原始描画转化为逻辑电路映射到可编程器件中。vFitter:逻辑单元在目的芯片上的规划布线vAssembler:构成编程文件vTiming Analyzer:进展时序分析v/可单独运转，也可全程编译Pin Planner运用vAssignmentsPin Planner，设置一个管脚位置约束v/下面是一个4位全加器的引脚绑定v 最后的引脚信息是保管在.qsf文件中的下载编程v将PC机上开发好的PLD编程文件下载到开发板上的PLD器件中！v以前常用的下载编程工具：v并口+JTAG，速度慢v如今大多采用USB口+中间支持硬件小容量CPLD+JTAG，USB-Blaster安装v插入USB

11、接口，提示安装驱动vusb-blaster位置C:altera91quartusdriversusb-blasterx32v选择在列表中手动安装，找到上述目录即可下载编程vTREX-C1开发板支持两种方式编程：v 1. usb blaster + JTAGv 2. usb blaster + Active Serialv 两种方式切换：板上 Prog/Run 开关v 正常运转或者JTAG下载编程时：Runv 配置EPCS1 flash器件时：Prog方式Usb blaster原理vUSB接口+USB接口芯片+低本钱可编程芯片 +Flash器件/JTAGvUSB接口芯片完成USB接口数据读写，将

12、编程数据传送给后端低本钱PLDvPLD经过简单的逻辑，或将编程数据经过JTAG方式写入/读出主PLD芯片；或将编程数据写入单独的FLASH器件，下次系统加电后，主PLD芯片从FLASH器件中读取。详细到TREX-C1开发板vUSB接口芯片：FT245BMv低本钱PLD器件：Altera MAX EPM3064A (44 pin TQFP封装)vFLASH器件：EPCS11Mbitsv配置EP1C6需求1.167Mbits，需求做紧缩后配置JTAG方式编程步骤v方式选择为：RUNv生成设计的SOF(SRAM Object File)编程文件vPower ONv选择Tools-Programmer

13、时序分析v时序分析的主要作用就是察看FPGA内部逻辑和布线的延时，验证其能否满足设计者的约束。功耗分析vPower:设计的一个重要性能Signaltap IIv内嵌逻辑分析仪v捕获并显示实时信号的形状v/支持多达1024个通道，采样深度高达128Kb，每个分析仪均有10级触发输入/输出，从而添加了采样的精度。vSimulator:经过仿真计算得出信号vSignatap II:跟踪显示实时信号v时序电路时，采集信号对信号进展跟踪v网上的流程有很多，课本上的例子也可以，这里不详细讲解，建议写个小代码跑跑流程vQuartus工程的file typev/Quartus file type.mht文件，本人看一下，渐渐熟习各种文件组合电路v电路的输出仅是当前输入的函数，与先前值无关。与非门三态门单向总线双向总线8-3编码器将2的n次方个分别的信息以n个二进制码表示v普通8-3编码器v优先编码器真值表v8-3优先编码器3-8译码器vn个二进制选择线，译码为2的n次方个数据v译码器代码一v译码器代码二v四选一电路选择器复杂组合逻辑电路v经过实例化8-3编码器实现16-4编码