实验1数字逻辑电路设计

1、实验一 组合逻辑电路设计一、 实验目的1. 掌握组合逻辑电路的功能测试2. 验证半加器与全加器的逻辑功能3. 学会二进制数的运算规律二、 实验器材二输入四与非门 74LS00四输入二与非门 74LS20二输入四异或门 74LS86三、 实验内容内容A 一位全加/全减器的实现电路做加法还是做减法由M控制。当M=0时做加法运算，M=1时做减法运算，当作为全加器输入信号A、B和Cin分别作为加数、被加数和低位来的进位，S为和数，C0向上位的进位。当作为全减器输入信号A、B和Cin分别作为减数、被减数和低位来的借位，S为差数，C0向上位的借位。ABCin一位加/减法器SCoM内容C 舍入与检测电路的设

2、计用所给定的集成电路组件设计一个多输出逻辑电路，输入为8421码.F1为四舍五入输入信号，F2为奇偶检测输出信号。当输入的信号大于或等于（5）10时，电路输出F1=1，其他情况为0；当输入代码中含1的个数为奇数是，输出F2=1，其他情况为0.框图如图所示：F1F2B8B4B2B1舍入与检测电路四、 实验步骤内容A 一位全加/全减器的实现、由要求得如下得：真值表输入输出M（控制）ABCin（低位进）S（和）Co（进借位）00000000011000101000110101001001010101100101111110000010011110101110110111001011010011100

3、0111111S的卡诺图 Co的卡诺图MABC00011110MABC00011110000110000110011001011001110110110110101001101001化简得： 由S与Co 表达式画出电路图:根据电路图，连接电路。接线后拨动开关，结果如图：输入输出ABC加法M=1减法M=0SCoSCo00000000011011010101101101011001010101010011001001111111内容C 舍入与检测电路的设计由题意得：真值表A/B8B/B4C/B2D/B1F1F200000000010100100100110001000101011001101001

4、1111100011100110101010101111110010110111111011111110F1的卡诺图 F2的卡诺图ABCD00011110ABCD000111100000d10001d10101d10110d01101dd1101dd1001dd1010dd化简得：由F1和F2表达式画出电路图按照所示的电路图连接电路，将电路的输出端接实验台的开关，通过拨动开关输入8421代码，电路输出接实验台显示灯。每输出一个代码后观察显示灯，并记录结果如下表：输入输出观察结果表ABCDF1F200000000010100100100110001000101011001101001111110

5、0011100110101010101111110010110111111011111110五、 实验体会实验二 同步时序逻辑电路设计一、 实验目的掌握同步时序逻辑电路的设计方法，验证所设计的同步时序逻辑电路，加深对“同步”“时序”两个名词的理解。二、 实验器材74LS74 双D触发器组件两片 74LS73JK2负沿双触发器组件2片74LS00二输入四与非门组件 2片 74LS02二输入四或非门组件 1片 74LS10三输入三与非门组件1片 74LS86二输入四异或门组件 1片74LS04六门反相器组件2片 三、 实验内容内容A：利用所给组件，设计一个同步模四可逆计数器 其中，X为控制变量，X

6、=0时进行加1计数，X=1进行减1计数，y2、y1为计数状态，Z为进位或借位输出信号。 框图如下图所示：Y1X可逆计数器Y2ZCP内容B: 利用所给组件按mealy型或moore型同步时序逻辑电路设计的方法设计一个1001序列检测器，其框图如图所示：X序列检测器ZCP该电路的逻辑功能是：在输入端X串行输入随机二进制代码，每当输入的代码中出现1001序列时，在输出端Z产生一个高电平，即Z=1，其他情况Z=0。典型输入输出序列如下：X：0100101011001001Z：0000100000001001四、 实验步骤内容A：设计同步模4可逆计数器。根据题意可画出状态图:1/01/01/00/11/

7、10/00/00/000011110由此可确定状态表：采用J-K触发器，有状态表和触发器激励表做激励函数和状态图状态表X Y2 Y1J2 K2J1 K1y2 y1z0 0 00 0 10 1 10 1 01 0 01 0 11 1 11 1 00 d1 dd 1d 01 d0 dd 0d 11 dd 1d 11 d1 dd 1d 11 d0 11 00 01 11 10 01 00 100101000做出卡诺图Y2y1x00011110001dd110ddY2y1x000111100dd101dd01Y2Y1x000111100001011000由逻辑表达式画出电路图ZCPX1实验结果：经检测

8、成功实现可逆计数器的功能。测试序列：X:0 0 0 0 1 1 1 1Z:0 0 0 1 1 0 0 0内容B：利用所给组件按照Mealy型和Moore型同步时序逻辑电路的设计方法设计一个“1001”序列检测器，其框图下所示：序列检测器X ZCP 电路实现：该电路的逻辑功能是，在输入端X上串行输入随即二进制代码，输入信号为电平信号。每当输入的代码中出现“1001”序列时，在输出端Z产生一个高电平，即Z=1，其他情况下Z=0。典型输出、输入序列如下： X：0100101011001001 Z：0000100000001001实验步骤：状态图状态表： 状态编码010AD1BC现态次态/输出X=0X

9、=1AA/0B/0BC/0B/0CD/0B/0DC/0B/1次态真值表现态Y2Y1次态/输出X=0X=10000/001/00111/001/01110/001/01000/001/1D触发器激励取值X Y2 Y1y2 y1D2 D1Z0 0 00 0 10 1 10 1 01 0 01 0 11 1 11 1 00 01 11 00 00 10 10 10 10 01 11 00 00 10 10 10 100000001卡诺图Y2Y1x00011110001 1 010000Y2x00011110001 0011111 平面图4.测试：将电路的输入端X接至实验台数据开关,拨动开关输入二进制代码,电路的输入端接实验台显示灯.将