FPGA高速收发器设计原则

1、fpga高速收发器设计原则高速(serdes)的运用范围非常广泛， 包括通讯、计算机、工业和储存，以及必需在芯片与芯片/模块之间、或在背板/电缆上传输大量数据的系统。但一般高速收发器的并行设计已无法满足现在的要求。将收发器整合在中，成为解决这一问题的挑选方法。高速设计用fpga具备数gb收发器的低功耗fpga架构，它能让设计人员利用高生产率的工具提供实体层和规律层建构模块，研发出低成本的小型系统，使得设计师能够迅速解决协议和速率的变幻问题，以及为了提高性能和增强新功能时，必需举行设计修改所濒临的重新编程问题，这些迫切需求的灵便性无法在 asic和assp计划中获得。fpga提供了一种单芯片解决

2、计划，克服了多芯片计划中的互通作业、布线和功率问题。fpga中的收发器在克服讯号完整性问题的同时，也能工作在一系列不同的系统或协议环境中。收发器挑选考虑收发器的挑选对于要获得所需的功能设计而言相当关键。设计师必需在设计初期阶段就分析收发器的功能和性能，并融合频宽需求、协议、多媒体类型、 和互通作业性所打算的设计准则指导挑选。收发器的挑选应当包括规格的符合性验证；针对颤动、噪音、衰减和不延续性等不利条件下的免疫能力或补偿能力；以及应用中的传输媒介的类型。按照目前多数组件存在的收发器错误纪录，不难发觉将混合讯号收发器整合在数字fpga中仅取得了有限的胜利。因此，系统设计师在验证市场需求时要特殊当心

3、，要紧盯着制程、温度、核心以及i/o端口，还有硅芯片生产能力等各方面的验证工作。*估收发器放射性能的重要工具是眼图。这是建构在一系列分层prbs周期上的放射机波形图量度。透过利用眼状模板，眼图可用来显示特定指针的符合性。假如波形没有侵占眼图模板的张开区，通常意味着它符合颤动、噪音和幅度指针。另外，为确保采纳随机性较高的prbs序列，并将在上撷取的波形采样数量减到最少，以便它们不会被错误地表征较差的prbs性能，需要一个十分谨慎的计划。在打算生产制程时，收发器眼图性能更显重要。在挑选正确组件时还有下述许多其它因素要考虑。讯号完整性对芯片内或芯片与模块间的通讯来说，无论通讯是透过背板、电缆还是同一

4、电路板上的挺直衔接，具有嵌入式收发器的fpga都是抱负的挑选。用串行收发器取代平行高速总线可简化系统设计。在速度高时，并行总线简单遭遇干扰和串扰，使得布线相当复杂，有时甚至无法实现。而极具强韧性的串行收发器能简化布局设计，削减零组件和数量，还能削减层数。在具有相同的总线频宽时，串行接口的功耗也比并行端口小。但收发器的更高数据率意味着非抱负的传输线效应会使布线越发困难。人们普遍采纳fr4板举行pcb设计，由于fr4的创造通常采纳玻璃纤维和环氧材料，因此具有简单创造、阻燃、易钻孔、低成本等特点。圆满的是，当数据率较高时，各层中的铜线会产生趋肤效应，高频讯号拂过导体的表面，削减了传导区域，增强了讯号

5、衰减。fpga设计师通常对数gb讯息信道中传送的讯号频率点了解较少，因为fr4介电材料本身对衰减的影响就极大，在惟独几gb的数据率上，衰减有可能超过20db。为了克服这些问题，具有收发器的stratix ii gx fpga包含了放射机和接收机内部的一些功能，可继续用法廉价的fr4 pcb材料。预加重在数gb速率时，设计师无法容易地透过放大讯号解决讯号损失问题，由于这将增大功耗并引起眼图的闭合。眼图闭合可能是由放射缓冲的阻抗变坏所引起。在布局上或衔接器中，反射能量的强度展现出近端的不延续性。预加重透过加重任何讯号变幻后的第一个数据符号来对放射讯号举行预失真处理，消退讯息信道中脉冲响应的前端过冲

6、和后沿拖尾。stratix ii gx收发器提供可程序的预加重功能，允许用户按照传输媒介和驱动能力，在3个抽头中选取每个抽头13级中的随意一级。最大的预加重为500%，这对张开 1.25m gbx背板上速率为6.25gbps的眼图来说已经足够。接收机均衡预加重是克服传输线损耗的有效办法，不过较高的驱动强度将产生电磁干扰(emi)，并且会使系统简单遭遇近场的串扰。张开接收机眼图的一种替代计划或互补计划是利用接收机均衡技术。在许多应用中利用均衡技术来克服损耗并实现误码性能充实是可能的。fpga中的接收均衡透过在接收机端放大讯号中的高频重量来补偿传输损耗，而低频重量保持不变，这将有效地使讯息信道的s

7、-21插入损耗曲线反转，使得总讯息信道的频率响应变得最平坦。均衡技术还可以与预加重技术一起用法，来补偿具有特别挑战性的链路。stratix gx ii收发器是彻低可编程的，无论在设计或应用阶段，都能在系统工作过程中举行编程，并能与远距设备及在工作条件很差的环境下实现互通作业性。这用法户得以配置均衡器，使其在各种讯息信道长度上工作。最大的均衡水平是17db，采纳4级峰值来实现。这确保了所配置的系统能实现组件速率高达 6.375gbps条件下的最佳讯号完整性，而且还省去了极易传递误码、功耗大并基于dfe的外来接收机架构。在设计背板时需考虑的重要因素是收发器的输出驱动能力，由于最佳讯号完整性设置会因

8、为背板布局、背板插槽数量以及放射卡和接收卡的整体位置不同而变幻。因为这种收发器优越的讯号完整性性能，使fpga能以6.375gbps的速率在具有衔接器的52英寸fr4背板上工作。这种可编程能力和极具强韧性的设计加上低功耗特性，使fpga可工作在最具挑战性的背板、电缆、芯片或模块以及数gb互连设备中。可编程驱动能力某些传输线损耗可透过增加差分输出驱动器的驱动能力，以及在接收机里放大讯号电平来克服。stratix ii gx架构允许设计师在4ma16ma范围内挑选驱动能力。实际的vod输出驱动电压电平取决于终端值，对50的传输线来说，标准阻值范围是 100。功率在全部的高密度背板应用中，功率耗散都

9、是一个主要问题。这些应用的空间有限，功耗和发热问题必需减到最小，以确保组件温度在没有风力冷却和电源供应状况下仍能保持在所要求的工作范围内。为了降低收发器功耗，stratix ii gx采纳了专利的pcnl输出缓冲器技术，该技术使90奈米的pma(实体媒体衔接)层的最大功耗较具备收发器的65奈米fpga低20%。在40寸 fr4串行链路上，工作速率达3.1875gbps时，每四分之一收发器(四个收发器中的一个)所需的功耗为每通道125mw，而工作速率达 6.375gbps时的功耗则为每通道225mw。每四分之一收发器可由12个自立的频率源来驱动，并具有各自自立的频率分配器。频率和分频器的结合，能

10、在每四分之一收发器中支持四个不同的数据率，这将大幅降低功耗。利用信道的基本配置能分离推断信道上的放射机或接收机，进一步节约stratix ii gx收发器的功率。协议支持先进的fpga设计办法能大幅甚至彻底省去设计和验证fpga与收发组件间数据信道所需的工作和时光。为了使收发器在满足特定协议标及时还能具有一定的余量，并能在*mbps到6.375gbps的数据速率范围内正常工作，stratix ii gx收发器经过了细心设计，可提供阅历证的良好性能。支持的协议标准包括pci express、串行数字接口(sdi)、xaui、gigabit以太网络、higig+、interlaken、serial

11、lite ii、serial rapidio(srio)、光纤信道，以及常用的6gbps长距和短距电界面(cei-6g-lr/sr)。fpga基本协议模式能让架构师在全速率范围内建构任何符合当地需求或具有学问产权的协议。stratix ii gx系列能满足严格的sonet/sdh oc48/stm16光颤动标准，能整合fpga的数字和协议功能，以及具备线路接口功能、背板功能、低功耗、低颤动、协议兼容的收发器。来源同步和平行i/o支持多数应用要求高速来源同步和并行接口提供数据平衡和管线作业。来源同步i/o(ssio)是一种允许频率和数据被分离(即用法lvds讯号)发送的fpga界面。作为一种链路层接口，ssio用于将数据从收发器传送到系统举行处理。来源同步i/o必需支持一个足够高的数据频宽，以确保能向收发器延续不断地提供数据。来源同步i/o部份包含动态相位对齐(dpa)电路，该电路将接收机频率讯号复制到变幻的相位讯号中，并将最近的频率讯号与进来的数据对齐。dpa能够使来源同步接口支持更高的数据率，支