FlexRay总线控制器和TC1796MLI接口设计

1、flexray总线控制器和tc1796mli接口设计讨论了flexray控制器cic310和微处理器tc1796的微衔接口（mli）的数据传输原理和总线协议，用法tc1796和cic310实现mli接口的高速数据传输，并介绍了一个主控制器衔接多个mli模块的软件和硬件实现办法。囫囵系统集成度高，适合车载设备的大量数据传输。flexray总线是一种点对点形式的具有星形拓扑结构的数据传输总线。提供了传统总线通信协议所不具有的一些特性。flexray简化了车载电子设备之间的通信系统架构，使得车载电子单元变得越发稳定和牢靠。flexray总线具有故障容限，可提供500 kbps10 mbps确实定数据

2、传输速率和24位crc（循环冗余）校验码。flexray总线支持2×10 mbps的数据速率，与协议相比，可用的带宽提高了1040倍。总线速率的提高使电子设备可以迅速从总线猎取信息，也可以迅速将自身信息传送到总线上的其他设备。微处理器和flexray总线控制器的数据通信普通采纳串行方式、并行方式以及其他方式。并行接口方式是早期采纳的高速数据传输方式，但以更高速率传输时则存在多种问题。因为数据和地址总线较多，使得接口复杂，布线难度增大，在高速时钟下每根数据线和地址线都要求尽量等长，否则可能产生数据和地址传输时相应位的紊乱，无法正确传输数据。串行方式硬件衔接便利，内部最少只需数据收和数据

3、发2根线，但传输速率较慢。本文介绍一种微衔接口mli（microlink interface）实现总线传输，用法flexray总线控制器cic310及处理器tc1796。cic310采集总线上各个节点的通信数据，并对总线负载和总线容量举行检测和控制。tc1796将各个节点数据举行处理，他们之间采纳微衔接口mli，实现高速数据传输，最快数据传输速率达到37.5 mbps，彻低满足2×10 mbps的总线数据速率。1 flexray控制器cic310cic310是英飞凌公司最近推出的flexray总线控制器，其内部结构1所示。从图中可以看出，cic310总线控制器主要由eray模块、dm

4、a模块、时钟管理模块、中断模块、内存和数据处理以及数据接口模块等组成。图1 cic310内部功能框图cic310有3种接口方式将数据传输处处理器，这3种方式分离为ssc（synchronous serial channel，串行接口）方式、xmu（de?multiplexer 8/16 bit parallel interface，非复用的8/16位并行接口）方式和mli方式。其中ssc为普通的串口衔接方式，具有衔接容易和衔接线少的特点，但数据传输速率较低；xmu接口为并口衔接方式，数据传输速度比串口方式快无数，但衔接线较多；mli接口为专用接口方式，普通可以和专用车载控制器衔接。英飞凌的tc

5、1796具有和cic310衔接的mli接口。cic310和总线接口有2个自立的收发通道，每个通道的数据传输速度可达10 mbps，片内eray模块主要负责总线数据的收发、总线和dma模块的数据交互、向外设产生各种中断以及实现数据读写时钟的管理等。e?ray模块普通经过数据，将一些广播帧和总线上其他用户的数据帧滤除后，将本用户的数据帧传输到cic310片内的dma模块。dma模块举行数据处理和数据校验，可以采纳事先设定的数据系数举行处理。2 微处理器tc1796tc1796是基于英飞凌公司tricore处理器架构的32位微控制器，在一块芯片中集成了微控制器、微处理器和数字信号处理器。具有2 mb

6、的flash和多种创新的片上外设，如毫秒总线、迅速模数转换器、微衔接口以及新颖的高性能三总线结构，提升了系统总体性能，同时降低了系统成本。其主要特点有： 具有4级流水及并行架构的高性能32位cpu，彻低集成处理能力，具有单精度浮点运算单元，工作频率达150 mhz； 具有32位外设控制处理器，2 mb嵌入式程序flash、128 kb数据flash、16 kbeeprom、192 kb片上sram； 具有16通道dma控制器，支持同步burst flash拜访的32位外部总线接口单元，支持2×255个硬件中断源； 具有2个毫秒总线接口、2个通用定时器阵列模块、2个异步/同步串行通道、

7、2个高速同步串行通道、2个高速微衔接口、4个can节点、4通道迅速模数转换器、2个具有8/10/12位精度的16通道模数转换器。图2 tc1796内部结构图tc1796的内部结构2所示。内部主要由pmu（program memory unit，程序存储单元）、dmu（data memory unit，数据存储单元）、fpu（floating point unit，浮点单元）、pmi（program memory interface，程序存储接口）、dmi（data memory interface，数据存储接口）、pcp（peripheral control processor，片内外设控制处

8、理器）、stm（system timer，系统定时阵列）和pll（phase locked loop，锁相环）等组成。外部接口包括、fadc（迅速adc）、串口、jtag（仿真口）、gpio（通用i/o口）、asc（异步串口）、can、msc（micro second channel，毫秒口）、mli口等。3 mli接口mli接口是一种迅速同步串行接口，可以在cpu不参加的状况下举行数据传输。图3是mli接口的典型衔接框图。图3 mli衔接框图图3中，具有mli接口的处理器称为本地控制器，另一个则为远程控制器。双方都具有发送器和接收器。发送器和接收器之间举行物理衔接。本地控制器初始化数据和交互

9、参数，并负责控制全部的数据收发任务。每一次数据收发都必需由本地控制器发起，远程控制器只是被动地响应本地控制器的指令，读取或者发送数据。假如有3个以上的mli接口举行衔接，则只能有1个本地控制器，其他均设置成远程控制器。本地控制器具有1个发送窗口，全部的发送数据均通过发送窗口写入发送器并发送出去。本地控制器接收到数据后通过中断方式通知cpu或者dma举行读取数据。远程控制器具有1个远程窗口，没有发送窗口；但远程控制器不能控制远程窗口，远程窗口和发送窗口一样，都是由本地控制器操作。事实上，远程控制器相当于一个彻低被动的设备。远程控制器收到数据将自动或者手动放到远程窗口中，由远程控制器的cpu或者d

10、ma从相应地址读取。当远程控制器的cpu或者dma需要发送数据时，本地控制器控制远程窗口读取相应地址的数据，并从发送器发送到本地控制器的接收器。4 tc1796和cic310的mli接口衔接tc1796最多可以和4个cic310的mli接口衔接，这样1个处理器就可以衔接4个总线控制器，从而控制8个总线节点并举行数据通信（每个cic310控制2个总线节点），节约处理器成本。图4为tc1796和2个cic310的mli接口衔接。tc1796必需作为本地控制器，2个cic310均为远程控制器。图4 tc1796与2片cic310衔接tc1796向cic310发送数据的衔接解释如下：mli的接收器具有

11、4个引脚，分离为rreadya（接收数据预备好标记）、rvalida（接收数据有效标记）、rdataa（接收数据）、rclka（接收时钟）；对应的发送器也具有treadya（发送数据预备好标记）、tvalida（发送数据有效标记）、tdataa（发送数据）、tclk（发送时钟）。其中tdata和tclk引脚由tc1796输出，衔接到每个cic310的rdataa和rclka引脚，这样每个cic310都采纳同一个时钟和数据信号。tc1796的4个mli接口具有4个发送数据预备好标记和发送数据有效标记，分离为treadyatreadyd、tvalidatvalidd。将每个mli的一对这样的引脚衔

12、接到1个cic310上，就完成对不同cic310的挑选，从而区别出对哪个cic310发送数据。从硬件衔接可以看出，tc1796虽然可以和多个cic310衔接，但同时只能对1个cic310发送数据。tc1796接收cic310的数据衔接解释如下：tc1796的mli接收器每个接口都具有自立的4个引脚，rreadyarreadyd、rvalidarvalidd、rdataardatad、rclkarclkad，这样每个接口正巧和cic310的发送器的4个引脚衔接，可以同时接收4个cic310的数据。在tc1796内部，将每个cic310衔接到不同的dma中断上，用法dma举行数据读取。tc1796与多个cic310举行衔接，采纳下行单向通信（tc1796向cic310发送数据）、上行并行通信（cic310向tc1796发送数