专题：存储器与接口设计

1、专题：存储器与接口设计存储器接口类型可分为：异步存储器接口和同步存储器接口 2 大类型异步存储器接口类型是最常见的，也是我们最熟知的，MCI一般均采用此类接口。 相应的存储器有：SRAM Flash、NvRAM,等，另外许多以并行方式接口的模拟 /数字I/O器件，如A/D、D/A、开入/开出等，也采用异步存储器接口形式实 现。同步存储接口相对比较陌生，一般用于高档的微处理器中， TI DSP 中只有 C55x 和C6000系列DSP包含同步存储器接口。相应的存储器有：同步静态存储器：SBSRA和ZBTSRAM同步动态存储器：SDRAM同步FIFO等。SDRA可能是我 们最熟知的同步存储器件，它

2、被广泛用作 PC机的内存。C2OO0 C3x、C54x系列DSP只提供异步存储器接口，所以它们只能与异步存储 器直接接口，如果想要与同步存储器接口，则必须外加相应的存储器控 制器， 从电路的复杂性和成本的考虑，一般不这么做。C55x C6000系列DSP不仅提供 了异步存储器接口，为配合其性能还提供了同步存储器接口。C55x和C6000系列DSP的异步存储器接口主要用于扩展 Flash和模拟/数字I/O，Flash主要用 于存放程序，系统上电后将Flash中的程 序加载到DSP片内或片外的高速RAM 中，这一过程我们称为 BootLoader 同步存储器接口主要用于扩展外部高速数据 或程序 R

3、AM 女口 SBSRAM ZBTSRAME SDRA等。现在的问题是如何设计DSP系统的外部存储器电路，即DSP如何正确地与各种类 型的存储器芯片接口。在 DSP外部存储器电路设计中经常会遇到下列一些问题： DSP提供的外部存储器接口信号与存储器芯片所需要的接口信号不完全一致某 些DSP支持多种数据宽度的访问，如8/16/32位数据宽度等，存储器电路中 如 何实现？数据、地址线在PCB布线时，为了走线方便，经常会进行等效交换，哪 些存储器可以作等效交换、哪些不行？ 下面我们将按存储器类型分别来解答这些问题异步存储器： Flash对于flash,读操作与SRAM目同;擦除和写入操作以命令序列形式

4、给出，厂商不 同，命令序列可能稍有不同写入命令序列后， Flash 自动执行相应操 作，直到 完成，随后自动转为读状态。 在完成相应操作前， 读 Flash 得到操作是否完成的 状态信息，而非存储单元数据 .对于 flash ，因为擦除跟写入操作以命令序列形式给出，可以对进行编程，包括 两种方式：1 、在线， load2 段程序，把要烧写的程序当作文件写入到 Flash 中2、离线，通过JTAG烧写3.3V、 16位宽度的、工业标准 Flash 有4种，它们的引脚兼容，均为 48引脚的 TSOP封装在PCB布线时，以最大容量1MX 16位Flash布 线，则可根据容量需 要安装如何一种 Fla

5、shFlash 的数据和地址线不可以等效交换 BootLoader 考虑 Flash 应定位于特殊的位置，设计时应参 考相应器件的数据手册1、VC33 Flash 应定位在 PAGE0勺 1000H 或 PAGE的 400000H 或 PAGE3勺 FFF000H可支持8/16/32位数据宽度2、 C54x系列DSP Flash应定位在数据存储空间的 8000HHFFFFH,可支持8/16 位数据宽度3、C55x系列DSP Flash应定位在 CE1存储空间的200000H C5509只支持16 位宽度，而C5510可支持8/16/ 32位数据宽度4、 C620x/C670x系列DSP Fla

6、sh应定位在CE1存储空间，大小为 64K字节， 支持 8/16/32位数据宽度，只能是 Little Endian 格式5、C621“C671x系列DSP Flash应定位在CE1存储空间，大小为1K字节，支持 8/16/32位数据宽度，可以是 Little Endian 格式，也可以是 Big Endian 格式& C64x系列DSP Flash应定位在EMIFB的CE1存储空间，大小为1K字节，仅 支持 8 位数据宽度，可以是 Little Endian 格式，也可以是 Big Endian 格式 常用的 FlashSST39VF400A-70-4C-EK 256KX 16 位、

7、3.3V、70nsSDRAMSDRAM即Synchronous DRA（同步动态随机存储器），曾经是 PC电脑上最为 广泛应用的一种内存类型，即便在今天SDRA仍旧还在市场占有一席之地。既然 是“同步动态随机存 储器”，那就代表着它的工作速度是与系统总线速度同步 的。SDRAM内存又分为PC66 PC100 PC133等不同规格，而规格后面的数字就 代表着该 内存最大所能正常工作系统总线速度，比如PC100那就说明此内存可以在系统总线为100MHZ勺电脑中同步工作。与系统总线速度同步， 也就是与系统时钟同步， 这样就避免了不必要的等待周期， 减少数据存储时间。 同步还使存储控制器知道在哪一个时

8、钟脉冲期由数据请求使 用，因此数据可在脉冲上升期便开始传输。 SDRAI采用3.3伏工作电压，168Pin 的DIMM接口，带宽为64位。SDRAI不仅应用在内存上，在显 存上也较为常见。SDRAI工作过程：1. 上电稳定后经过8个刷新周期，进入模式寄存器设置（MRS，确定芯片 的工作模式，CL，BL,突发传输方式。2. 行有效，同时进行了片选和 BANK选择工作。CS RAS有效CAS WE无效，地址线和BA上选择相应的BANK和行（有些文档中将这两种都归为地址线，BA为地址的最高位）。3. 列读写，当行有效后，选择需要的列进行读或写操作，CAS有效，RAS无效，地址线上为列地址， WE言号

9、决定了究竟是读还是写操作。SDRAI中的一些重要知识：1. tRCD ，RAS到CAS的延迟，也就是说当行有效后不能在下一个时钟周期就进行读写操作，而是要等待一定的时间，这个时间就是tRCD, 般为2个或3个时钟周期。2. CL ，读取潜伏期，读取过程中当 CAS到达后并不能马上将数据输出到IO总线上，而是要经过一定的时间，这个时间就是CL，它是由于信号要经过放大等处理造成的，它的数值可以在 MRS改变，单位是芯片时钟周期。写入操作是没有任何延迟的，在 CAS发出后数据就可以发出SDRAM3. 利用设置BL可以连续传送一组数据而不需要给出相应的地址只要给出第 一个数据的地址就可以了。4. 预充电过程，当选择同一 BANK的不同行的时候就要进行预充电操作，一 般为2个时钟周期。5. 刷新过程分两种，一种是自动刷新还有一种是自刷新。 提高SDRAM效率必 须要尽量减少以上提到的各种时间造成数据的延迟。Kttequation (dB)LoseH yperLynx V8.0VCC读1 读2 读ID复位 页编 程 块擦 除 读状 态命令忙时可接受的命功能第一个周期第二个周期令00h/ 01h(1)-5