第4章原理图与宏功能模块设计ppt课件

1、第第4 4章章 原理图与宏功能模块设计原理图与宏功能模块设计 EDAEDA技术与技术与VHDLVHDL设计设计Quartus IIQuartus II原理图设计原理图设计 Quartus II Quartus II的优化设置的优化设置 Quartus II Quartus II的时序分析的时序分析 宏功能模块设计宏功能模块设计基于基于Quartus II进展进展EDA设计开发的流程设计开发的流程 4.1 Quartus II原理图设计原理图设计1. 为本项工程设计建立文件夹为本项工程设计建立文件夹 2. 输入设计工程和存盘输入设计工程和存盘 元件输入对元件输入对话框话框 3. 将设计工程设置成

2、可调用的元件将设计工程设置成可调用的元件 将所需元件全部调入原理图编辑窗并衔接好将所需元件全部调入原理图编辑窗并衔接好 4. 设计全加器顶层文件设计全加器顶层文件 衔接好的全加器原理图衔接好的全加器原理图f_adder.bdf f_adder.bdf 5. 将设计工程设置成工程和时序仿真将设计工程设置成工程和时序仿真 f_adder.bdf工程设置窗工程设置窗 5. 将设计工程设置成工程和时序仿真将设计工程设置成工程和时序仿真 参与本工程一切文件参与本工程一切文件 5. 将设计工程设置成工程和时序仿真将设计工程设置成工程和时序仿真 全加器工程全加器工程f_adder的仿真波形的仿真波形 4.2

3、 Quartus II的优化设置的优化设置 1. Setting设置设置 在Quartus II软件菜单栏中选择“Assignments中的“Setting就可翻开一个设置控制对话框。可以运用Setting对话框对工程、文件、参数等进展修正，还可设置编译器、仿真器、时序分析、功耗分析等等。 Settings对话框对话框2. 分析与综合设置分析与综合设置 Analysis & Synthesis Settings项中包含有四个工程：项中包含有四个工程：VHDL InputVerilog HDL InputDefault ParametersSynthesis Netlist Optimi

4、zation作为作为Quartus II的编译模块之一，的编译模块之一，Analysis & Synthesis包括包括Quaruts II Integrated Synthesis集成综合器，完全集成综合器，完全支持支持VHDL和和Verilog HDL言语，并提供控制综合过言语，并提供控制综合过程的选项。支持程的选项。支持Verilog-2019规范规范IEEE规范规范4-2019和大多数和大多数Verilog-2019规范规范IEEE4-2019，还支持，还支持VHDL1987规范规范IEEE规范规范1076-1987和和VHDL1993规范规范IEEE规范规范1076-1993

5、。3. 优化规划布线优化规划布线 Setting对话框的Fitter Settings页指定控制时序驱动编译和编译速度的选择，如以下图所示。 Fitter Settings选项页选项页 more Fitter Settings选项页选项页 在在Compilation Report中查看适配结果中查看适配结果 在在Timing Closure Floorplan中查看适配结果中查看适配结果 在在Chip Editor中查看适配结果中查看适配结果4.3 Quartus II的时序分析的时序分析 全程编译前时序条件设置界面全程编译前时序条件设置界面 “More Settings中的设中的设置置 时序

6、分析结果时序分析结果 4.4 4.4 宏功能模块设计宏功能模块设计 Megafunction库是Altera提供的参数化模块库。从功能上看，可以把Megafunction库中的元器件分为：算术运算模块arithmetic逻辑门模块gates储存模块storageIO模块I/O算数运算模块库算数运算模块库 下面以参数化乘法器lpm_mult为例来阐明如何在设计中运用宏功能模块。lpm_mult的根本参数已在下表中给出。 lpm_mult1调用调用lpm_mult2lpm_mult参数设置参数设置输入输出位宽设置输入输出位宽设置乘法器类型设置乘法器类型设置3编译仿真编译仿真8位有符号乘法器电路位有

7、符号乘法器电路功能仿真波形功能仿真波形8.1.2 逻辑门库逻辑门库 I/O模块库模块库 I/O模块库模块库 锁相环模块设计举例锁相环模块设计举例 参数化锁相环宏模块altpll以输入时钟信号作为参考信号实现锁相，从而输出假设干个同步倍频或者分频的片内时钟信号。与直接来自片外的时钟相比，片内时钟可以减少时钟延迟，减小片外干扰，还可改善时钟的建立时间和坚持时间，是系统稳定任务的保证。不同系列的芯片对锁相环的支持程度不同，但是根本的参数设置大致一样，下面便举例阐明altpll的运用。1输入输入altpll宏功能模块宏功能模块选择芯片和设置参考时钟选择芯片和设置参考时钟 锁相环控制信号设置锁相环控制信

8、号设置 输入时钟设置输入时钟设置 2编译和仿真编译和仿真锁相环电路锁相环电路功能仿真波形功能仿真波形 存储模块库存储模块库 存储器模块设计举例存储器模块设计举例 ROMRead Only Memory，只读存储器是存储器的一种，利用FPGA可以实现ROM的功能，但其不是真正意义上的ROM，由于FPGA器件在掉电后，其内部的一切信息都会丧失，再次任务时需求重新配置。 Quartus II提供的参数化ROM是lpm_rom，下面用一个乘法器的例子来阐明它的运用方法，这个例子运用lpm_rom构成一个4位4位的无符号数乘法器，利用查表方法完成乘法功能。数据线、地址线宽度设置数据线、地址线宽度设置 控

9、制端口设置控制端口设置 添加添加.mif文件文件 如以下图所示就是基于ROM实现的4位4位的无符号数乘法器电路图，其参数设置为：LPM_WIDTH=8LPM_WIDTHAD=8LPM_FILE=mult_rom.mif仿真结果仿真结果 Maxplus2库主要由74系列数字集成电路组成，包括时序电路宏模块和运算电路宏模块两大类，其中时序电路宏模块包括触发器、锁存器、计数器、分频器、多路复用器和移位存放器，运算电路宏模块包括逻辑预算模块、加法器、减法器、乘法器、绝对值运算器、数值比较器、编译码器和奇偶校验器。 对于这些小规模的集成电路，在数字电路课程中有详细的引见，其调入方法与Megafuncti

10、on库中的宏模块一样，只是端口和参数无法设置。 计数器计数器74161设计举例设计举例 模模10计数器计数器仿真结果仿真结果 缓冲器库缓冲器库 引脚库引脚库 存储单元库存储单元库 逻辑门库逻辑门库 其他模块其他模块 4-1 基于基于Quartus II软件，用软件，用D触发器设计一个触发器设计一个2分频电路，并做波形分频电路，并做波形仿真，在此根底上，设计一个仿真，在此根底上，设计一个4分频和分频和8分频电路，做波形仿真。分频电路，做波形仿真。 。4-2 基于基于Quartus II软件，用软件，用7490设计一个能计时设计一个能计时12小时、计分小时、计分60分和计秒分和计秒60秒的简单数字

11、钟电路。设计过程如下：秒的简单数字钟电路。设计过程如下：1先用先用Quartus II的原理图输入方式，用的原理图输入方式，用7490衔接成包含进位输出衔接成包含进位输出的模的模60的计数器，并进展仿真，假设功能正确，那么将其生成一个部件；的计数器，并进展仿真，假设功能正确，那么将其生成一个部件；2将将7490衔接成模衔接成模12的计数器，进展仿真，假设功能正确，也将其的计数器，进展仿真，假设功能正确，也将其生成一个部件；生成一个部件；3将以上两个部件衔接成为简单的数字钟电路，能计时、计分和计秒，将以上两个部件衔接成为简单的数字钟电路，能计时、计分和计秒，计满计满12小时后系统清小时后系统清0

12、重新开场计时。重新开场计时。4在实现上述功能的根底上可以进一步添加其它功能，比如校时功能，在实现上述功能的根底上可以进一步添加其它功能，比如校时功能，能随意调整小时、分钟信号，添加整点报时功能等。能随意调整小时、分钟信号，添加整点报时功能等。 习习 题题 4-3 基于基于Quartus II软件，用软件，用74161设计一个模设计一个模99的计数器，个位和十位都采用的计数器，个位和十位都采用8421BCD码的编码方式设计，分别用置码的编码方式设计，分别用置0和置和置1两种方法实现，完成原理图设计输入、两种方法实现，完成原理图设计输入、编译、仿真和下载整个过程。编译、仿真和下载整个过程。 4-4

13、 基于基于Quartus II软件，用软件，用7490设计一个模设计一个模71计数器，个位和十位都采用计数器，个位和十位都采用8421BCD码的编码方式设计，完成原理图设计输入、编译、仿真和下载整个过程。码的编码方式设计，完成原理图设计输入、编译、仿真和下载整个过程。 4-5 基于基于Quartus II，用，用742834位二进制全加器设计实现一个位二进制全加器设计实现一个8位全加器，并位全加器，并进展综合和仿真，查看综合结果和仿真结果。进展综合和仿真，查看综合结果和仿真结果。 习习 题题 4-6 基于基于Quartus II，用，用741944位双向移位存放器设位双向移位存放器设计一个计一

14、个“00011101序列产生器电路，进展编译和仿真，序列产生器电路，进展编译和仿真，查看仿真结果。查看仿真结果。 4-7 基于基于Quartus II软件，用软件，用D触发器和适当的门电路实现触发器和适当的门电路实现一个输出长度为一个输出长度为15的的m序列产生器，进展编译和仿真，查看序列产生器，进展编译和仿真，查看仿真结果。仿真结果。 习习 题题 4-8 采用采用Quartus II软件的宏功能模块软件的宏功能模块lpm_counter设计设计一个模一个模60加法计数器，进展编译仿真，查看仿真结果。加法计数器，进展编译仿真，查看仿真结果。4-9 采用采用Quartus II软件的宏功能模块软件的宏功能模块lpm_rom，用查表，用查表的方式设计一个实现两个的方式设计一个实现两个8位无符号数加法的电路，进展编位无符号数加法的电路，进展编译仿真。译仿真。4-10 先用先用lpm_rom设计设计4bi