电子技术(非电类)荣雅君 课件

1、电子技术（非电类）电子技术（非电类）第第8章章 触发器和时序逻辑电路触发器和时序逻辑电路本章提要本章提要 触发器触发器是具有记忆功能、能存储数字信息的最常用的一种基是具有记忆功能、能存储数字信息的最常用的一种基本单元电路。本单元电路。特点：特点：电路在某一时刻的输出状态，不仅取决电路在某一时刻的输出状态，不仅取决于当时输入信号的状态，而且与电路的原始状态有关。当输于当时输入信号的状态，而且与电路的原始状态有关。当输入信号消失后，输入信号对电路的影响将以新的输出状态保入信号消失后，输入信号对电路的影响将以新的输出状态保持在输出端。持在输出端。1. RS1. RS、JKJK、D D、T T、TT触

2、发器的逻辑功能及各种触发器逻辑触发器的逻辑功能及各种触发器逻辑功能的相互转换；功能的相互转换；2. 2. 寄存器、计数器的工作原理；寄存器、计数器的工作原理；3. 5553. 555时基电路的组成、工作原理及应用。时基电路的组成、工作原理及应用。时序逻辑电路时序逻辑电路是由触发器和相应逻辑门组成的具有复杂逻辑是由触发器和相应逻辑门组成的具有复杂逻辑功能的逻辑电路功能的逻辑电路 触发器是具有记忆功能、能存储数字信息的最常用的一触发器是具有记忆功能、能存储数字信息的最常用的一种基本单元电路，其特点是：电路在某一时刻的输出状态，不种基本单元电路，其特点是：电路在某一时刻的输出状态，不仅取决于当时输入

3、信号状态，而且仅取决于当时输入信号状态，而且与电路的原始状态有关与电路的原始状态有关。当。当输入信号消失后，输入信号对电路的影响将以新的输出状态保输入信号消失后，输入信号对电路的影响将以新的输出状态保持在输出端。持在输出端。触发器的种类很多，按其稳定工作状态可分为触发器的种类很多，按其稳定工作状态可分为双稳态触发器双稳态触发器单稳态触发器单稳态触发器无稳态触发器（多谐振荡器）无稳态触发器（多谐振荡器）规定：在正常工作时，触发器两个输出端的状态相反。规定：在正常工作时，触发器两个输出端的状态相反。 通常用通常用Q Q端的状态代表触发器的状态。即端的状态代表触发器的状态。即 ，触发器为，触发器为1

4、 1态，态， 触发器为触发器为0 0态。态。1Q0Q8.1.1基本基本RS触发器触发器QRQQSQDDQQDRDS&G1G2&0S1RDD ，(1) 逻辑功能分析1 10 01 10 0原状态1 10 0新状态原状态新状态即无论触发器的原状态是什么，只要， 触发器都将被置为1态：0S1RDD ，01QQ，1S0RDD ，(2)0 01 11 10 0新状态即无论触发器的原状态是什么，只要， 触发器都将被置为0态：1S0RDD ，10QQ，1S1RDD ，(3)根据类似的分析，可知，这是触发器的状态将保持原状态不变。0S0RDD ，(4) 此时 ，属于不正常工作状态，当 消失后，

5、触发器的状态将不能确定。 1QQ0S0RDD ，Q10101011不变00禁止真值表真值表DSDRQQ波形图称为直接置1端， 称为直接置0端。均是低电平置1置0故均为“低电平有效”DSDRDSDR 在基本在基本RS触发器电路中，由于触发器电路中，由于 和和 的输入信的输入信号直接作用于号直接作用于Gl、G2门上，所以输入信号在全部作用门上，所以输入信号在全部作用时间时间 (即即 或或 为低电平的持续时间为低电平的持续时间) 内，都能直接改内，都能直接改变输出端变输出端 和和 的状态，故又把基本的状态，故又把基本RS触发器称作触发器称作直直接置位、复位触发器接置位、复位触发器。若将触发器的两个输

6、入端同时。若将触发器的两个输入端同时置高电平置高电平1，则触发器的输出将稳定于某，则触发器的输出将稳定于某个状态个状态(1态态或者或者0态态)，这就是触发器的，这就是触发器的记忆和存储信息的功能记忆和存储信息的功能。DSDRQQDSDR8.1.2 同步同步RS触发器触发器 逻辑符号逻辑符号直接复位端直接置位端置0输入端置1输入端时钟输入端QQ 当CP=0CP=0时，无论R、S为何值， 和 均为1，相当于基本RS触发器 ，触发器将保持原状态不变。QQ1S1RDD ，当CP=1CP=1时， 和 的状态就由R、S决定。QQ、 端为直接置0、直接至1端，用来设定触发器的初始值。DRDS逻辑功能分析逻辑

7、功能分析时钟脉冲到来后，CP1。S1、R01 1 此时，无论触发器原状态是什么，触发器将被置于1态；S0、R1 此时，无论触发器原状态是什么，触发器将被置于0态；SR01 10 01 10 01 10 00 00 00 01 10 01 11 10 01 10 01 10 00 01 10 01 11 10 00 00 01 11 1保持原状态保持原状态触发器将保持原状态SR10 00 01 11 11 11 10 00 011 这时G1、G2门输出均为1，这违背了Q和 状态应该相反的逻辑要求。当时钟脉冲过去后，G1门和G2门的输出状态是不确定的。因此，这种不正常情况应避免出现。 Q逻辑真值表

8、SRQ10101000不变不变11禁止禁止波形图CPSRQDR置0负脉冲8.2 JK触发器触发器 结构及逻辑符号8.2 JK触发器触发器状态转换真值表：状态转换真值表：nn1nQKQJQJK触发器的状态方程触发器的状态方程CPKRDJQQ8.2 JK触发器触发器 常用的常用的JK触发器例如触发器例如T078是是TTL型集成边沿触发器，型集成边沿触发器，CP输入端的小圆圈表示触发器改变状态的时间是在输入端的小圆圈表示触发器改变状态的时间是在CP的下的下降沿（负跳变）降沿（负跳变）；多输入端；多输入端J1、J2、J3之间和之间和K1、K2、K3之间分别为之间分别为“与与”关系，即关系，即JJ1J2

9、J3，KK1K2K3；直接置位、复位端，为低电平有效，即不用时悬空或接电直接置位、复位端，为低电平有效，即不用时悬空或接电源，使用时接低电平或接地。源，使用时接低电平或接地。8.2 JK触发器触发器 CC4027是国产是国产CMOS型集成边沿型集成边沿JK触发器，触发器，CP输入端输入端没有小圆圈表示触发器改变状态的时刻是在没有小圆圈表示触发器改变状态的时刻是在CP的上升沿的上升沿(正跳正跳变变)；异步输入端；异步输入端(直接置位、复位端)SD、RD为高电平有效。为高电平有效。 CC4027芯片内包含两个相同的芯片内包含两个相同的JK触发器，可单独使用，触发器，可单独使用，其供电电源具有较宽的

10、取值范围（其供电电源具有较宽的取值范围（3-18V）。）。 特别注意：特别注意：CMOS触发器的输入端不能悬空，必须通过电触发器的输入端不能悬空，必须通过电阻接电源置为阻接电源置为l。8.2 JK触发器触发器 例例8-1 由一片由一片CC4027构成的单脉冲发生器如图所示。已知构成的单脉冲发生器如图所示。已知控制信号控制信号A和时钟脉冲的波形，设各触发器的初态为和时钟脉冲的波形，设各触发器的初态为Q1=Q2=0。试画出试画出Q1和和Q2端的波形。端的波形。 Q1Q201100110108.3 D触发器触发器 D触发器的逻辑符号触发器的逻辑符号DQ1nD00111nQ真值表和波形真值表和波形状态

11、方程状态方程 即在即在CP脉冲的作用下，脉冲的作用下，D触发器的新触发器的新状态，总是与状态，总是与D端的状态相同端的状态相同8.3 D触发器触发器 图示为国产图示为国产TTL型双型双D触发器触发器T4074和和CMOS型型CC4013的的芯片管脚功能图。每片含两个相同的芯片管脚功能图。每片含两个相同的D触发器，可以单独触发器，可以单独使用。它们使用。它们都是都是CP脉冲的上升沿触发脉冲的上升沿触发，所不同的是，所不同的是CMOS芯片的直接置位、复位端信号为正脉冲有效。芯片的直接置位、复位端信号为正脉冲有效。8.3 D触发器触发器 例例8-2 由一片双由一片双D触发器触发器CC4013组成的移

12、相电路如图所示，组成的移相电路如图所示，可输出两个频率相同，相位差可输出两个频率相同，相位差900的脉冲信号，已知的脉冲信号，已知CP波波形，试画出形，试画出Q1和和Q2端的波形，设端的波形，设F1和和F2的初态为的初态为0。001110Q1Q2 8.4.1 T触发器触发器当当T0时，不论时钟脉冲来到与否，触发器均保持原状态不变，时，不论时钟脉冲来到与否，触发器均保持原状态不变，即具有即具有 的的锁存锁存功能。功能。n1nQQnn1nQTQTQ逻辑逻辑符号符号T触发器触发器是一种受控制的计数式触发器，也称为受控翻转触发器。是一种受控制的计数式触发器，也称为受控翻转触发器。T触发器触发器的的逻辑

13、功能逻辑功能为：为：n1nQQ当当Tl时，每来一个时钟脉冲，触发器就翻转一次，具有时，每来一个时钟脉冲，触发器就翻转一次，具有 的的计数计数逻辑功能；逻辑功能；T011nQnQnQ真真值值表表特征方程特征方程n1nQQ 所谓触发器逻辑功能的转换，是用一个已知的触发器经改所谓触发器逻辑功能的转换，是用一个已知的触发器经改造实现另一类触发器的功能。造实现另一类触发器的功能。8.4.2 触发器逻辑功能的转换触发器逻辑功能的转换1D触发器转换成其它逻辑功能触发器触发器转换成其它逻辑功能触发器(1)JKDD触发器：触发器：DQ1nJK触发器：触发器：nn1nQKQJQnnnnQKQJQKQJD令令SQD

14、RDQDC P1JKn1nQQnQD nn1nQTQTQnnnnQTQTQTQTDT、T(2)DT触发器：触发器：D触发器：触发器：DQ1n只要令只要令D触发器的触发器的即转换成了即转换成了T触发器触发器T触发器触发器令令2JK触发器转换成其它逻辑功能触发器触发器转换成其它逻辑功能触发器(1) JKDJK触发器：触发器：nn1nQKQJQD触发器：触发器：nnnn1nDQQD )QQD(Q只要令只要令J=D，K=D，即完成转换。，即完成转换。T、T(2) JKn1nQQT触发器：触发器：nn1nQTQTQT触发器触发器: 令令J=K=1，即实现，即实现JK向向T 的转换。的转换。 令令J=K=

15、T，即实现，即实现JK向向T的转换。的转换。 时序逻辑电路是由触发器和相应逻辑门组成的具有复时序逻辑电路是由触发器和相应逻辑门组成的具有复杂逻辑功能的逻辑电路。杂逻辑功能的逻辑电路。 时序逻辑电路的特点是任一时刻的稳定输出不仅决定时序逻辑电路的特点是任一时刻的稳定输出不仅决定于该时刻的输入，而且还与电路原来的状态有关于该时刻的输入，而且还与电路原来的状态有关。8.5.1 寄存器寄存器寄存器是一种用来寄存器是一种用来暂时存放二进制数码暂时存放二进制数码的逻辑记忆部件。的逻辑记忆部件。存数方式存数方式并行：并行：串行：串行：数码从各对应位输入端同时输入到寄存器中。数码从各对应位输入端同时输入到寄存

16、器中。数码从一个输入端逐位输入到寄存器中。数码从一个输入端逐位输入到寄存器中。取数方式取数方式并行：并行：串行：串行：被取出的数码同时出现在各位触发器的输出端上。被取出的数码同时出现在各位触发器的输出端上。取出的数码在一个触发器输出端逐位出现。取出的数码在一个触发器输出端逐位出现。分类分类数码寄存器数码寄存器移位寄存器移位寄存器1数码寄存器数码寄存器 寄存器具有接收、存放和传送数码的功能，寄存器具有接收、存放和传送数码的功能，故称为数码寄故称为数码寄存器。它由触发器和相应控制逻辑门组成。因为一个触发器可以存器。它由触发器和相应控制逻辑门组成。因为一个触发器可以存放存放1位二进制数码（位二进制数

17、码（1或或0），所以数码寄存器存放数码的位数），所以数码寄存器存放数码的位数和所采用的触发器个数相同。和所采用的触发器个数相同。4位二进制数码寄存器位二进制数码寄存器10100000待存数码待存数码00001010清零指令清零指令寄存指令寄存指令这种数码寄存器可以不用预先清零。这种数码寄存器可以不用预先清零。 常用常用D型触发器构成的型触发器构成的4位数码寄存器集成芯片位数码寄存器集成芯片T451、T1175、T3175和和T4175的管脚功能如图所示。的管脚功能如图所示。 如下图所示为具有三态门输出的三态寄存器。其特点是寄如下图所示为具有三态门输出的三态寄存器。其特点是寄存器数码的存放、传递

18、及输出等，均是分时进行的。存器数码的存放、传递及输出等，均是分时进行的。 清零指令清零指令00001010待存数码待存数码存数指令存数指令00001010取数指令取数指令1010寄存指令寄存指令1010 三态门输出的寄存器的优点：三态门输出的寄存器的优点： 1.输入、输出共用数据总线：输入、输出共用数据总线：由于其输出线上出现由于其输出线上出现的数据和输入线上传来的数据不是同时存在的，所以可的数据和输入线上传来的数据不是同时存在的，所以可以共用数据总线。以共用数据总线。 2.数据总线可以分时复用：数据总线可以分时复用：同功能的寄存器并联接同功能的寄存器并联接在数据总线上，各寄存器利用系统中的数

19、据总线，分时在数据总线上，各寄存器利用系统中的数据总线，分时相互传送数据信息。相互传送数据信息。寄存控制端寄存控制端三态输出寄存器三态输出寄存器寄存指令输入端寄存指令输入端使能端使能端 如果要将寄存器如果要将寄存器RTA中所存的数据传送到寄存器中所存的数据传送到寄存器RTC中去，中去，只要分时实现只要分时实现ENA=1，LDCl，CP来一个正脉冲就可完成。来一个正脉冲就可完成。 此时必须关闭此时必须关闭RTB、RTD寄存器，即令寄存器，即令LDB=0、LDD=0、ENB=0、END=0。否则就会出现其余寄存器。否则就会出现其余寄存器“争夺争夺”数据总线的错误。数据总线的错误。典型的典型的TTL

20、集成电路三态输出寄存器集成电路三态输出寄存器T1173和和T4173使能端使能端 允许控制端允许控制端 0EA或或 0EB，输出等于待寄存数码。，输出等于待寄存数码。 1EA或或 1EB，输出高阻状态，输出高阻状态 。 1.清除清除Cr1Q4Q全部清零全部清零 。2.送数送数若若Cr、ASBS均为均为0态，态， CP 1Q4Q=1D4D （并行）（并行） 3.保持保持1SA1SB当当Cr=0且且或或，,寄存功能被禁止；寄存功能被禁止；CP=0,寄存器保持原状态不变。寄存器保持原状态不变。CP 2移位寄存器移位寄存器4位左向移位寄存器位左向移位寄存器d3d2d1d0110110100012103

21、0114101经过经过4个时钟脉冲后，个时钟脉冲后， Q3Q2Q1Q0=d3d2d1d0=1101（1）单向移位寄存器）单向移位寄存器单向移位寄存器单向移位寄存器双向移位寄存器双向移位寄存器左移左移右移右移状态表状态表 工作波形工作波形 输出方式输出方式并行输出方式并行输出方式串行输出方式串行输出方式 右向移位寄存器右向移位寄存器移位脉冲移位脉冲1234清零端清零端串行数据输入串行数据输入并行输出并行输出（2）双向移位寄存器）双向移位寄存器X是左是左/右移位控制端，右移位控制端， 当当X1时，左移时，左移 当当X0时，右移时，右移 R233122011L0DXQXDQXQXDQXQXDQXDX

22、D 国产国产CMOS移位寄存器集成芯片移位寄存器集成芯片CC40194Sl、S2状态控制端。状态控制端。 CC40194是一种功能很强的是一种功能很强的通用寄存器。它具有数据并行输通用寄存器。它具有数据并行输入、保持、异步清零和左、右移入、保持、异步清零和左、右移位控制的功能，位控制的功能，rC清零端。低电平清零。清零端。低电平清零。CP时钟脉冲输入端。时钟脉冲输入端。P0P3数码并行输入端。数码并行输入端。Q0Q3数码输出端。数码输出端。DSL左移数码输入端左移数码输入端DSR右移数码输入端。右移数码输入端。S1S2工作状态工作状态0清零清零100保持保持101右移右移110左移左移111并

23、行输入并行输入rC 例例8-3 用双向移位寄存器用双向移位寄存器CC40194组成一个组成一个8位双向移位寄存器。位双向移位寄存器。解：解：左移输入左移输入右移输入右移输入需要左移时，需要左移时， 令Sl1、S2=0、rC1左移输出左移输出需要右移时，需要右移时， 令令Sl0、S21、 rC1右移输出右移输出 例例8-4 设计设计7位并行输入位并行输入-串行输出的并串行输出的并-串转换电路，要求串转换电路，要求7位位数据并行输入至寄存器，从最高位逐拍串行输出。数据并行输入至寄存器，从最高位逐拍串行输出。 解解 电路如图所示。电路如图所示。 数据并行输入时，需使数据并行输入时，需使S1=S2=1

24、，右移串行输出时，则需使，右移串行输出时，则需使S1=0，S2=1。因此可以使。因此可以使S2总接高电平总接高电平1，而使，而使S1改变。改变。CP寄寄 存存 器器 各各 输输 出出 端端 状状 态态寄存器工作方式寄存器工作方式QA1QB1QC1QD1QA2QB2QC2QD212345670111111D0011111D1D001111D2D1D00111D3D2D1D0011D4D3D2D1D001D5D4D3D2D1D00D6D5D4D3D2D1D0并行输入并行输入(S2S1=11) 右移右移(S2S110) 右移右移(S2S1=10) 右移右移(S2S1=10） 右移右移S2S1=10）

25、 右移右移(S2S1=10）并行输入并行输入(S2S1=11)8.5.2 计数器计数器计数器计数器分类分类同步计数器同步计数器异步计数器异步计数器触发器翻转的先后次序触发器翻转的先后次序数字的增减数字的增减加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器计数器循环模数计数器循环模数二进制计数器二进制计数器十进制计数器十进制计数器任意进制计数器任意进制计数器用途用途对时钟脉冲计数对时钟脉冲计数分频分频定时定时产生节拍脉冲产生节拍脉冲数字运算数字运算1二进制计数器二进制计数器（1）异步二进制计数器）异步二进制计数器 每位触发器都连成每位触发器都连成T触发器，即每来一个时钟脉触发器，即每

26、来一个时钟脉冲，触发器翻转一次。又称为串行计数器冲，触发器翻转一次。又称为串行计数器 4位二进制加法计数器的状态转换表位二进制加法计数器的状态转换表计数脉计数脉冲序号冲序号触发器状态触发器状态对应十对应十进制数进制数计数脉计数脉冲序号冲序号触发器状态触发器状态对应十对应十进制数进制数Q3 Q2 Q1 Q0Q3 Q2 Q1 Q00123456781. 0 0 02. 0 0 13. 0 1 04. 0 1 15. 1 0 06. 1 0 17. 1 1 08. 1 1 19. 0 0 001234567891011121314151 0 0 11 0 1 01 0 1 11 1 0 01 1 0

27、 11 1 1 01 1 1 19101112131415160 0 0 00（进位）（进位） 计数状态：一个计数状态：一个4位二进制加法计数器有位二进制加法计数器有24=16种状态，种状态，每输入每输入16个计数脉冲，计数器的状态就循环一次，故个计数脉冲，计数器的状态就循环一次，故又称其为又称其为1位十六进制加法计数器。位十六进制加法计数器。 波形图波形图00001100000111110000输出脉冲频率：输出脉冲频率：fQ0=1/2fCPfQ1=1/4fCPfQ2=1/8fCPfQ3=1/16fCP分频电路分频电路 异步二进制加法计数器的特点：异步二进制加法计数器的特点： 组成计数器的每

28、位触发器都是组成计数器的每位触发器都是T触发器。其计数规触发器。其计数规律符合二进制加法运算规则：律符合二进制加法运算规则：011；11=0，使本位为使本位为0，向高位进，向高位进l。 计数器中各位触发器的联接方式由触发器的类型而计数器中各位触发器的联接方式由触发器的类型而定，如用脉冲上升沿触发的触发器构成的计数器，定，如用脉冲上升沿触发的触发器构成的计数器，进位信号从端引出；如用脉冲下降沿触发的触发器进位信号从端引出；如用脉冲下降沿触发的触发器构成的计数器，进位信号从构成的计数器，进位信号从Q端引出。端引出。 计数器所能累计的最大脉冲数称为计数容量计数器所能累计的最大脉冲数称为计数容量N，一

29、，一个个4位二进制加法计数器能累计的最大脉冲数位二进制加法计数器能累计的最大脉冲数N241=15。同理，。同理，个个n位二进制加法计数器具有位二进制加法计数器具有2n个个状态，其计数容量为状态，其计数容量为N2n1。 根据二进制减法规则，若低位触发器原状态为根据二进制减法规则，若低位触发器原状态为0，则输，则输入一个减法计数脉冲，应翻转为入一个减法计数脉冲，应翻转为1，同时向高位发出借，同时向高位发出借位信号，使高触发器位翻转。位信号，使高触发器位翻转。 计数规律：计数规律：1l0；01l，使本位为，使本位为l，向高位借，向高位借1 。4位异步二进制减法计数器位异步二进制减法计数器XQXQCP

30、XQXQCPXQXQCP223112001加减控制端加减控制端计数转换控制端计数转换控制端控制逻辑：控制逻辑：Xl时，时，CP1=Q0、CP2Q1、CP3Q2，执行加法计数功能；，执行加法计数功能； 可逆计数器可逆计数器 0Q1Q2QX0时，时，CPl、CP2、CP3，执行加法计数功能；，执行加法计数功能； Y端的作用端的作用：在执行加、减转换操作时，由于在执行加、减转换操作时，由于X从从1变为变为0或由或由0变为变为1时，在时，在“与或非与或非”门输出门输出端可能产生一负阶跃电压，使触发器产生误动端可能产生一负阶跃电压，使触发器产生误动作。为此必须执行作。为此必须执行Y0的操作，将计数器锁存

31、的操作，将计数器锁存而停止计数，当而停止计数，当X的状态改变以后，再使的状态改变以后，再使Y1，计数器按新的工作方式进行计数。计数器按新的工作方式进行计数。 （2）同步二进制计数器）同步二进制计数器 特点：各位触发器受同一个计数脉冲触发，按各自不特点：各位触发器受同一个计数脉冲触发，按各自不同的输入条件翻转。同的输入条件翻转。4位同步二进制加法计数器位同步二进制加法计数器 各位触发器的翻转条件：各位触发器的翻转条件： () F0：J0=K0=1，每来一个计数脉冲就翻转一次；，每来一个计数脉冲就翻转一次； () F1 ：J1=K1=Q0，在，在Q01时再来一个脉冲才翻转；时再来一个脉冲才翻转；

32、() F2 ：J2=K2QlQ0，在，在Ql=Q0=1时再来一个脉冲才翻时再来一个脉冲才翻转；转； () F3 ：J3=K3=Q2Q1Q0，在，在Q2=Q1=Q0=1时再来一个脉时再来一个脉冲才翻转。冲才翻转。 工作过程分析工作过程分析J0=K0=1，J1=K1=Q0，J2=K2QlQ0， J3=K3=Q2Q1Q00Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0CPCP123456789101112131415160 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01

33、 1 0 11 1 1 01 1 1 10 0 0 0 将加法计数器各位触发器的进位输出端由将加法计数器各位触发器的进位输出端由Q端端改为改为 端，即可构成端，即可构成4位同步二进制减法计数器。位同步二进制减法计数器。Q 可预置数的可预置数的4位二进制可逆计数器位二进制可逆计数器T4193。3.进位、借位信号输出，可进位、借位信号输出，可n位串接计数；位串接计数；特点：特点： 1. 双时钟脉冲输入；双时钟脉冲输入；2.加、减可逆计数功能加、减可逆计数功能,且加、减计数可单独预置；且加、减计数可单独预置；4.有独立的清除输入端。有独立的清除输入端。工作模式输 入输 出CrCPUCPDABCDQA

34、QBQCQD初始化101110000保 持并行置数00ABCDABCD加计数011加法计数减计数011减法计数LD 计数器进位和借位波形。计数器进位和借位波形。 2十进制计数器十进制计数器 在十进制数中，每一位数都可能是在十进制数中，每一位数都可能是09十个数码中的任十个数码中的任意一个，从意一个，从0开始计数，遇到开始计数，遇到91时，本位回时，本位回0，同时向，同时向高位进高位进l，即所谓，即所谓“逢十进一逢十进一”。(1)异步十进制计数器异步十进制计数器F0：J0=K0=1，即每来一个计数脉冲，它就翻转一次；，即每来一个计数脉冲，它就翻转一次； 3Q3QF1：J1=Q0由由1下跳为下跳为

35、0时，时，F1翻转；翻转； ，K1=1，CP1=Q0，即当，即当Q3=0（=1），），F2：J2=K2=1，CP2=Q1，即每当，即每当Q1由由1变变0时，时，F2就翻转；就翻转； F3：J3=Q1Q2，K3=1，CP3=Q0，即当，即当Q1与与Q2同时为同时为1，Q0由由1下跳为下跳为0时，时，F3翻转。翻转。 设计数器原状态为设计数器原状态为0000F0：J0=K0=1，CP0=CP; 3QF1：J1=，K1=1，CP1=Q0;F2：J2=K2=1，CP2=Q1； F3：J3=Q1Q2，K3=1，CP3=Q0。 每来一个每来一个CP脉冲翻脉冲翻转一次转一次Q3=0时，每来一个时，每来一个Q

36、0下降沿翻转一次下降沿翻转一次每来一个每来一个Q1下降沿下降沿翻转一次翻转一次Q1Q2=1时，每来一个时，每来一个Q0下降沿翻转一次下降沿翻转一次Q0Q3=1时输出进时输出进位信号位信号计数脉冲计数脉冲序号序号计计 数数 器器 状状 态态等值十进等值十进制数制数输出输出状态状态Q3 Q2 Q1 Q001234567890 0 0 0 0 0 0 1 0 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 101234567890000000001100 0 0 000（进位）（进位）计数器状态表计数器状态表 （2）同步十进制加法计数器）同步

37、十进制加法计数器同步十进制加法计数器逻辑图。同步十进制加法计数器逻辑图。电路的输出方程电路的输出方程 03210310220130100QK,QQQJQQKJQK,QQJ1KJn3n0n3n2n1n01n3n2n1n0n2n1n01n2n1n0n1n3n01n1n01n0QQQQQQQQQQQQQQQQQQQQQQn0n3QQC 各位触发器输入端的激励方程各位触发器输入端的激励方程计数器状态方程计数器状态方程nnnQKQJQ1 设计数器初始状态为设计数器初始状态为0000，计数器的状态转换表：，计数器的状态转换表：计数脉冲计数脉冲序号序号计计 数数 器器 状状 态态等值十进制等值十进制数数输出

38、输出状态状态Q3 Q2 Q1 Q001234567890 0 0 0 0 0 0 1 0 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 101234567890000000001100 0 0 000（进位）（进位） 工作波形工作波形 国产集成电路可预置数的二国产集成电路可预置数的二-十进制加法计数器十进制加法计数器CC40160。LD CC40160除了具有加计数的功能外，还具有同步预除了具有加计数的功能外，还具有同步预置数的功能，从而使计数器可由任一初始值开始计数。置数的功能，从而使计数器可由任一初始值开始计数。当当 端加低电平时

39、，计数器处于预置数功能，数据端加低电平时，计数器处于预置数功能，数据同时加在同时加在D1D4端，在端，在CP脉冲上升沿的作用下，脉冲上升沿的作用下，Q1Q4端输出为端输出为D1D4端对应的预置数据。端对应的预置数据。EP和和ET是计数控制端，是计数控制端， 为清除端，低电平有效。为清除端，低电平有效。ET还具有对进位还具有对进位输出输出QC0进行控制的功能。进行控制的功能。当当ET为高电平或正脉冲时，为高电平或正脉冲时，只要只要Q1=Q4=1，就有进位，就有进位脉冲溢出，产生一个正脉冲，脉冲溢出，产生一个正脉冲，其脉冲宽度等于其脉冲宽度等于Q1的脉宽。这种功能称为超前进位。的脉宽。这种功能称为

40、超前进位。利用这个功能，在进行级联时，可提高进位速度，即利用这个功能，在进行级联时，可提高进位速度，即只要只要QCO输出一个正脉冲，即可启动下一级联级。输出一个正脉冲，即可启动下一级联级。 rC功能表功能表 3任意进制计数器任意进制计数器例例8-5 电路如图所示，试电路如图所示，试分析其逻辑功能。分析其逻辑功能。解解 这是一个同步计数器。这是一个同步计数器。 F0：J0= 1QF1：J1= Q0，K1=1。 ，K0=1；代入代入JK触发器的特征方程触发器的特征方程 n0n11n0QQQn1n01n1QQQ计数脉冲序 号输出状态对 应十进制数Q1 Q00120 00 11 001230 00（进

41、位）同步三进制加法计数器同步三进制加法计数器 同步五进制加法计数器的逻辑图同步五进制加法计数器的逻辑图 R0(1) R0(2)S9(1) S9(2)Q3 Q2 Q1 Q01 10 00 0 0 0 1 11 0 0 1 0 0 0 0 0 0 0 0 计计 数数计计 数数计计 数数计计 数数二二-五五-十进制计数器十进制计数器CT74LS290R0(1)和和R0(2)是清零输入是清零输入端，当它们为端，当它们为1时；时；S9(1)和和S9(2)是置是置9输入输入端，当它们为端，当它们为1时，计时，计数器被置为数器被置为9。功能表功能表计数功能计数功能:只输入计数脉冲只输入计数脉冲CP0，由，由

42、Q0端输出，端输出，Q1Q3不不用，为二进制计数器。用，为二进制计数器。 只输入计数脉冲只输入计数脉冲CP1，由，由Q3，Q2，Q1端输出，端输出，为五进制计数器。为五进制计数器。 将将Q0端与端与CP1端相联，在端相联，在CP0端加计数脉冲，则端加计数脉冲，则可得到可得到8421码的十进制计数器。码的十进制计数器。 如将计数器适当改接，利用其清零端进行反馈如将计数器适当改接，利用其清零端进行反馈置置0，可得到小于原进制的多种进制的计数器。，可得到小于原进制的多种进制的计数器。 例如将例如将8421码十进制计数器改接成如下图所示的码十进制计数器改接成如下图所示的两个电路，就分别成为六进制和九进

43、制计数器。两个电路，就分别成为六进制和九进制计数器。九进制计数器九进制计数器六进制计数器六进制计数器例例 8-6 数字钟表中的分、秒计数都是六十进制，试用两片数字钟表中的分、秒计数都是六十进制，试用两片CT74LS290型二型二五五十进制计数器联成六十进制电路。十进制计数器联成六十进制电路。 解解 六十进制计数器由两位组成，个位六十进制计数器由两位组成，个位F1为十进制，为十进制，十位十位F2为六进制，电路联接图所示。个位的最高位为六进制，电路联接图所示。个位的最高位Q3联到十位的联到十位的CP0端。端。逻辑功能分析逻辑功能分析:接着，立即清零，个位和十位计数器都恢复为接着，立即清零，个位和十

44、位计数器都恢复为“0000”。个位十进制计数器经过十个脉冲循环一次，每当第十一个位十进制计数器经过十个脉冲循环一次，每当第十一个脉冲来到后，个脉冲来到后，Q3由由1变为变为0，相当于一个下降沿，使，相当于一个下降沿，使十位的六进制计数器计数十位的六进制计数器计数.个位计数器经过第一次十个脉冲，十位计数器计数为个位计数器经过第一次十个脉冲，十位计数器计数为“0001”；经过二十个脉冲，计数为；经过二十个脉冲，计数为“0010”；依次类推；依次类推，经过六十个脉冲，计数为，经过六十个脉冲，计数为“0110”。 上述的触发器都有两个稳定状态，称为上述的触发器都有两个稳定状态，称为双稳态触双稳态触发器

45、发器，从一个稳定状态翻转为另一个稳定状态必，从一个稳定状态翻转为另一个稳定状态必须靠信号脉冲触发，信号脉冲消失后，稳定状态须靠信号脉冲触发，信号脉冲消失后，稳定状态能一直保持下去。能一直保持下去。 单稳态触发器单稳态触发器是指只有一个稳定状态，在没有外是指只有一个稳定状态，在没有外加触发脉冲作用时，触发器处于稳定状态。当外加触发脉冲作用时，触发器处于稳定状态。当外加触发脉冲后，触发器翻转为新状态，但新状态加触发脉冲后，触发器翻转为新状态，但新状态只能暂时保持只能暂时保持(暂稳状态暂稳状态)，经过一定时间，经过一定时间(由电路由电路参数决定参数决定)后自动翻转到原来的稳定状态。后自动翻转到原来的

46、稳定状态。 8.6.1 555定时器芯片介绍定时器芯片介绍 定时器定时器CC7555、CC7556是一种产生时间延迟是一种产生时间延迟和多种脉冲信号的控制电路。与国外产品和多种脉冲信号的控制电路。与国外产品ICM7555和和ICM7556相同。除相同。除CMOS型的之外，型的之外，还有双极型定时器如国产的还有双极型定时器如国产的5Gl555(与国外产品与国外产品NE555相同相同)。 CC7555为单定时器，为单定时器，CC7556是双定时器，其是双定时器，其内部包含如同内部包含如同CC7555那样的两个独立单元，它那样的两个独立单元，它们共用一组电源们共用一组电源UDD和和USS。电阻分压器

47、电阻分压器比较器比较器 RS触发器触发器 放电开关放电开关输出反相器输出反相器DDUDDUU321DDUU312电阻分压器将电阻分压器将分压成分压成和和 两个比较器：当两个比较器：当 UU时，比较器输出高电平1；当当UU时，比较器时，比较器输出低电平输出低电平0。放电开关放电开关VN是是N沟道场效应管，当沟道场效应管，当栅极为栅极为1时，时，VN导通；栅极为导通；栅极为0时，时，VN截止，放电通过外接电容进行。截止，放电通过外接电容进行。 输输 入入输输 出出THOUTD（VN）2/3UDD2/3UDD1/3UDD1/3UDD1/3UDD011100原状态原状态1接接 通通接接 通通原状态原状

48、态关关 断断RTRCC7555真值表真值表 复位复位 0态态 保持保持 1态态 0态时，比较器态时，比较器N1输出为输出为1，比较器，比较器N2输出为输出为0 。 1态时，比较器态时，比较器N1输出为输出为0，比较器，比较器N2输出为输出为1 。 此时，比较器此时，比较器N1和和N2输出均为输出均为0 。 CC7555和和CC7556的片脚功能如图。图中的片脚功能如图。图中CO端为电压控制端，端为电压控制端，如外接电压则可改变触发电平和阈值电压。不用时可将其悬如外接电压则可改变触发电平和阈值电压。不用时可将其悬空或经空或经0.0lF的电容接地。的电容接地。 CMOS定时器电路具有如下特点：定时器电路具有如下特点： 静态电流较小，每个单元为静态电流较小，每个单元为80A左右。左右。 输入阻抗极高，输入电流为输入阻抗极高，输入电流为1A左右。左右。 电源电压范围较宽，在电源电压范围较宽，在318V内均可正常工作。内均可正常工作。 由于输入阻抗高，作单稳态触发器等使用时，比用双极型由于输入阻抗高，作单稳态触发器等使用时，比用双极型定时器定时时间长且稳定。定时器定时时间长且稳定。 8.6.2 CC7555组成的单稳态触发器组成的单稳态触发器 单稳态触发