实验三选数据选择器实验报告

1、实验三 、八选一数据选择器一、实验目的：1. 熟悉Quartus 116.0软件的使用和FPGA设计流程2. 用VHDL语言进行八选一数据选择器的设计二、实验步骤：一 建立文件夹： 在 D 盘 “xingming ”的文件夹下建立一个名为“ choice8 ” 的文件夹。二 建立新工程1. 双击桌面上 Quartus II6.0 的图标，启动该软件。2. 通过File => New Project Wizard 菜单命令启动新项目向导。在随后弹 出的对话框上点击 Next 按钮，在 What is the working directory forthis project 栏目中设定新项

2、目所使用的路径： D:xingmingchoice8 ；在What is the name of this project栏目中输入新项目的名字 :choice8 ，点击 Next 按钮。在下一个出现的对话框中继续点击 Next, 跳过这步。3. 为本项目指定目标器件：选择器件系列为ACEX1K ,选择具体器件为EP1K30TC144-3 1728 24576 ,再点击Next。在弹出的下一对话框中继续点击 Next ，最后确认相关设置，点击 Finish 按钮，完成新项目创建。三 设计输入1. 建立一个VHDL文件。通过File => New 菜单命令，在随后弹出的对话框中 选择 VH

3、DL File 选项，点击 OK 按钮。通过 File => Save As 命令，将 其保存，并加入到项目中。2. 在VHDL界面输入8选1数据选择器程序，然后通过 File => Save As 命Compilation Report - Flow SunirTiiary1或LIBRARY IEEEjU5E IEEE.STD LOGIC 1164 -ATL;USE IEEE.STD LOGIC ARITH.ALL;USE TCBE . STO LOGIC UNSTGKE _ AZ.E ;srTTTTYcz:tioice S ISPORT(;hud"已 # t F 孑”

4、？1:JNBIZ :s : TNSIT vector(2 口own匸口 0,=V : OUT BIT ;END ENTTTY choices ;ARCHITECTURE one OF choices ISBEGIy <= aWMTN 曰=rrOOOr|r EL5E-J_亘匕s =卄 DO 丄杆 EL5E2三u3= b二 Qrr ELSEWHETST 3=0X1" ELSEq reWHEM 3=EiLSE1 3fWHEN a = FrlOlrr E 匚 SEQWHEM 3- “m ELSEh r21END ARCHITECTURE cne ;令保存。四.综合适配1. 选择Proc

5、essing =>Start Compilation命令,检查发现无程序语法错误。2. 执行 Tools =>Netlist Viewer =>RTL Viewe, 生成 RTL图。五.模拟仿真1. 在File 菜单下，点击New命令。在随后弹出的对话框中，切换到 OtherFiles 页。选中 Vector Waveform File 选项，点击 OK 按钮。2. 选择命令Edit=>End Time ，时间设置为 30000ns ,进入到波形编辑界面'在Edit 菜单下，点击Insert Node or Bus 命令,或在结点名字区连续 双击鼠标左键两次，在

6、新出现的框图中点击Node Finder出现结点查找器窗口搜索结点名,在上一个框图中点击 Node Finder按钮后，打开Node Finder对话框。点击List按钮，列出电路所有的端子。点击 >> 按钮， 全部加入。点击OK按钮，确认。4. 编辑输入激励信号波形 . 选中 a 信号，在 Edit 菜单下，选择 Value => Clock 命令。在随后弹出的对话框的Period 栏目中设定参数为10ns,点击OK按钮，重复前面的操作，设置输入信号b的参数为20ns，c信号的参数为 30ns，d 信号的参数为 40ns，e 信号的参数为 50ns，f 信号的参数 为60n

7、s，g信号的参数为70ns，h信号的参数为80ns，输入激励信号波形 编辑完毕。同样的， s0 、s1 、s2 的参数分别设置为 10ns、20ns、 30ns。5. 功能仿真： (1)Processing=>Generate Functional Simulation Netlist(2) 使用命令 Processing=>Simulator Tool ，出现模拟器窗口 ，在 simulation mode 中选择 Functional ，指定波形文件为 choice8.vwl , 点 击 start 开始，成功后点击 Report 查看仿真波形1. 时序仿真：(1) Proce

8、ssing=>Generate Functional Simulation Netlist(2) 使用命令 Processing=>Simulator Tool ，出现模拟器窗口在 simulation mode 中选择 timing ，指定波形文件为 choice8.vwl , 点击 start 开始，成功后点击 Report 查看仿真波形六 引脚分配1. 在 Assignments 菜单下，点击 Pin Planner 命令，出现如下图示。在这个 工具中，我们可以为我们的电路的端子分配器件的引脚。在 All Pins 表格中， 双击 Node Name 列的 new node

9、单元，选择所有端口的名字。在同一行的 Location 列，选择要分配的位置。重复操作，为每个端子都分配适当的脚位。2. 在 Assignments 菜单下，点击 Device 命令。在随后弹出的对话框中点击 Device & Pin Options 按钮，进入 Device & Pin Options 对话框。切 换到 Unused Pins 页，在 Reserved all unused pins 栏目中，选择 As input tri-stated 。点击确定按钮，确认设置。回到 Seting 对话框，点击 OK 按钮。3. 在这些均设置好后，选择 Processing

10、菜单下，点击 Start Compilation 命令，开始再一次编译我们的项目。编译结束后，点击“确定”按钮。七 下载与配置1. 可编程器件通过专用电缆和计算机相连，使用命 Tools=>Programmer 打开编 程模块窗口，目标器件名和编程文件名必须正确地显示在该窗口中。2. 回到编程器窗口，选中 program/configure, 再点击 Start 启动编程。3下载成功后，在试验箱中进行试验，可观察到实验结果。三、实验感想在这次的试验中，因为是第三次使用 Quartus II6.0 做实验，所以，对于 实验的步骤和流程比较熟悉了，这次试验是根据二选一和四选一数据选择器来 改编八选一数据选择器，但是，在改编 VHDL语言程序的过程中，遇到的一个问 题就是由于输入法没有调整到英文状态，导致程序无法正常进行编译，后面检 查后就修正过来了。这个实验一共做了两次，因为第一次做之后，写实验报告时发现实验截图 不全，即功能仿真和时序仿真的仿真波形图没有截出输入输出信