数字电路_Ch06_组合逻辑电路函数

1、第第6 6章章 组合逻辑电路函数组合逻辑电路函数 延延 边边 大大 学学 工工 学学 院院电电 子子 信信 息息 通通 信信 学学 科科6.1 6.1 基本加法器基本加法器 2 半加器：实现半加运算的逻辑电路半加器：实现半加运算的逻辑电路 半加器的输入为两个二进制数，并在输半加器的输入为两个二进制数，并在输出端产生两个二进制数，一个出端产生两个二进制数，一个和位和位和一和一个个进位位进位位6.1 6.1 基本加法器基本加法器 3 只有当只有当A A和和B B都为都为1 1的时候，进位才为的时候，进位才为1 1 只有当只有当A A和和B B不相等的时候，和才为不相等的时候，和才为1 1ABCou

2、t0000010110011110AB+CoutBAABCout6.1 6.1 基本加法器基本加法器 4 半加器不考虑来自低位的进位，半加器不考虑来自低位的进位，将两个将两个1 1位的二进制数相加位的二进制数相加6.1 6.1 基本加法器基本加法器 5 全加器有全加器有两个输入位两个输入位和和一个进位输入一个进位输入，产生一个产生一个和和输出及一个输出及一个进位进位输出输出6.1 6.1 基本加法器基本加法器 6 全加器逻辑：和输出全加器逻辑：和输出ABCinCout0000000101010010111010001101101101011111inCBA6.1 6.1 基本加法器基本加法器

3、7 全加器逻辑：进位输出全加器逻辑：进位输出inoutCBAABC6.1 6.1 基本加法器基本加法器 86.1 6.1 基本加法器基本加法器 9例例6.1 (pp 160)6.1 (pp 160)6.2 6.2 并行二进制加法器并行二进制加法器 10 当两个或更多的全加器组合在一起时，当两个或更多的全加器组合在一起时，就可以形成一个并行二进制加法器就可以形成一个并行二进制加法器11+001011右边列产生的进位右边列产生的进位第二列第二列产产生的生的进进位位变变成和成和位位6.2 6.2 并行二进制加法器并行二进制加法器 116.2 6.2 并行二进制加法器并行二进制加法器 12例例6.26

4、.2： 3 3位并行加法器位并行加法器6.2 6.2 并行二进制加法器并行二进制加法器 134 4个全加器组成一个基本个全加器组成一个基本4 4位并行加法器位并行加法器每一个加法器的进位输出与下一个较高一级加每一个加法器的进位输出与下一个较高一级加法器的进位输入相连（内部进位）法器的进位输入相连（内部进位）6.2 6.2 并行二进制加法器并行二进制加法器 144 4位并行加法器的逻辑符号位并行加法器的逻辑符号6.2 6.2 并行二进制加法器并行二进制加法器 154 4位并行加法器位并行加法器 74LS283 74LS283 集成电路芯片集成电路芯片6.2 6.2 并行二进制加法器并行二进制加法

5、器 16 通过级联，加法器可以扩展到更多的位通过级联，加法器可以扩展到更多的位6.2 6.2 并行二进制加法器并行二进制加法器 176.2 6.2 并行二进制加法器并行二进制加法器 18两个两个74LS28374LS283加法器相连组成一个加法器相连组成一个8 8位加法器位加法器6.2 6.2 并行二进制加法器并行二进制加法器 196.3 6.3 异步进位与超前进位加法器异步进位与超前进位加法器 20 根据从一级到另一级的根据从一级到另一级的内部进位的传输内部进位的传输方法方法，并行加法器可以分为两类：，并行加法器可以分为两类：异步进位加法器异步进位加法器超前进位加法器超前进位加法器 区别：进

6、行加法运算的速度不同区别：进行加法运算的速度不同 超前进位加法器的速度更快超前进位加法器的速度更快6.3 6.3 异步进位与超前进位加法器异步进位与超前进位加法器 21 异步进位加法器的缺点：异步进位加法器的缺点：每个进位输出连接到下一个高一级的全加每个进位输出连接到下一个高一级的全加器的输入器的输入任何一级的输出任何一级的输出( (和和& &进位进位) )必须在上一级必须在上一级的进位到来之后才能产生的进位到来之后才能产生这就造成加法器过程的时间延迟这就造成加法器过程的时间延迟6.3 6.3 异步进位与超前进位加法器异步进位与超前进位加法器 226.3 6.3 异步进位与超前

7、进位加法器异步进位与超前进位加法器 23 超前进位加法器通过超前进位加法器通过提前使用每一级的提前使用每一级的输入进位输入进位消除异步进位延迟消除异步进位延迟 基于输入，超前进位加法器通过进位生基于输入，超前进位加法器通过进位生成和进位传送函数而生成进位成和进位传送函数而生成进位6.3 6.3 异步进位与超前进位加法器异步进位与超前进位加法器 246.3 6.3 异步进位与超前进位加法器异步进位与超前进位加法器 25 进位生成进位生成 进位传送进位传送 输出进位输出进位ABCgBACpinpgoutCCCC6.3 6.3 异步进位与超前进位加法器异步进位与超前进位加法器 266.3 6.3 异

8、步进位与超前进位加法器异步进位与超前进位加法器 276.3 6.3 异步进位与超前进位加法器异步进位与超前进位加法器 28 4 4位加法器位加法器74LS28374LS283是超前进位加法器是超前进位加法器 当两个以上的当两个以上的74LS28374LS283级联时，就在级联时，就在4 4位位加法器中间产生了异步进位加法器中间产生了异步进位 最终的加法器实际上是一个超前和异步最终的加法器实际上是一个超前和异步进位的组合进位的组合6.4 6.4 比较器比较器 29 异或门可以用作一个基本的比较器异或门可以用作一个基本的比较器6.4 6.4 比较器比较器 30 为了比较两个二进制数的大小，需要更为

9、了比较两个二进制数的大小，需要更多的异或门多的异或门6.4 6.4 比较器比较器 31例例6.5 (pp 171)6.5 (pp 171)6.4 6.4 比较器比较器 32许多集成电路比较器提供附加的输出，表示许多集成电路比较器提供附加的输出，表示两个相比较的二进制数哪一个大两个相比较的二进制数哪一个大6.4 6.4 比较器比较器 33 1 1位数值比较器位数值比较器)()()()(),(,),(,),(BAYBABABAYBABABAABYABBABABABABA10110101或同为则则6.4 6.4 比较器比较器 34 4 4位比较器逻辑符号位比较器逻辑符号6.4 6.4 比较器比较器

10、35 74HC85 74HC85 集成电路比较器集成电路比较器6.4 6.4 比较器比较器 36例例6.7 (pp 173)6.7 (pp 173)6.5 6.5 译码器译码器 37 译码器用以检测输入段位的指定组合译码器用以检测输入段位的指定组合( (代码代码) )是否存在是否存在 译码器由指定的输出电平来表示这个译码器由指定的输出电平来表示这个指定代码的存在指定代码的存在 一个译码器有一个译码器有n条输入线，用于处理条输入线，用于处理n位位 1 1到到2 2n条输出线用于显示一个或更多的条输出线用于显示一个或更多的n位组合位组合6.5 6.5 译码器译码器 38 对二进制数对二进制数100

11、11001的出现进行确认的出现进行确认注注 本书最低有效位本书最低有效位(LSB)(LSB)是水平方向最右边的位，是水平方向最右边的位，或者垂直方向最上面的位或者垂直方向最上面的位6.5 6.5 译码器译码器 39例例6.8 6.8 求出求出10111011译码，译码输出为高译码，译码输出为高 电平的逻辑电路电平的逻辑电路 在所求的二进制数中，只要在所求的二进制数中，只要对以对以0 0出出现的变量取反就可以得到译码函数现的变量取反就可以得到译码函数6.5 6.5 译码器译码器 40 为了对所有的为了对所有的4 4位组合进行译码，需要位组合进行译码，需要1616个译码门个译码门 这种译码器通常称

12、为这种译码器通常称为4 4线线-16-16线译码器，线译码器，或者称为或者称为1616选选1 1译码器译码器 给出任何一个输入码，在给出任何一个输入码，在1616个输出里只个输出里只有一个是有效的有一个是有效的表表6.4 (pp 175)6.4 (pp 175)6.5 6.5 译码器译码器 41 4 4位译码器的逻辑符号位译码器的逻辑符号6.5 6.5 译码器译码器 42 74HC154 1674HC154 16选选1 1译码器译码器6.5 6.5 译码器译码器 43使能函数使能函数(EN)(EN)，由一个或非门，由一个或非门( (非非- -与门与门) )实现实现使能门为低电平有效输入使能门为

13、低电平有效输入使能门输出和译码器中的每个与非门的一个输使能门输出和译码器中的每个与非门的一个输入相连接入相连接如果使能门的两个输入不是有效低电平，这时如果使能门的两个输入不是有效低电平，这时无论无论4 4个输入是什么值，译码器的所有个输入是什么值，译码器的所有1616个输个输出全部为高电平出全部为高电平6.5 6.5 译码器译码器 44例例6.9 (pp 176)6.9 (pp 176)6.5 6.5 译码器译码器 45 BCD-7BCD-7段译码器输入接受段译码器输入接受BCDBCD代码，并产代码，并产生用来驱动生用来驱动7 7段显示器的输出段显示器的输出 显示器产生一个十进制读数显示器产生

14、一个十进制读数6.5 6.5 译码器译码器 46 基本基本7 7段译码器的逻辑符号段译码器的逻辑符号6.5 6.5 译码器译码器 47 7 7段显示器段显示器6.5 6.5 译码器译码器 48 74LS47 BCD-774LS47 BCD-7段译码器段译码器/ /驱动器驱动器6.5 6.5 译码器译码器 49 74LS4774LS47逻辑符号逻辑符号上的小圆圈表示上的小圆圈表示低电平有效低电平有效6.5 6.5 译码器译码器 50 灯测试灯测试当当 输入为低电平、输入为低电平、 为高电为高电平时，平时，7 7段显示器的每一段都被点亮段显示器的每一段都被点亮 灭零灭零译码器的译码器的BCDBCD

15、输入为零代码，且输入为零代码，且 为为低电平，那么译码器的所有段输出都是低电平，那么译码器的所有段输出都是无效状态，即显示器熄灭，并在无效状态，即显示器熄灭，并在 产生一个低电平产生一个低电平LTRBOBI /RBIRBO516.6 6.6 编码器编码器 52 编码器基本上是译码器功能的反操作编码器基本上是译码器功能的反操作 编码器接受若干输入中的一个有效电平，编码器接受若干输入中的一个有效电平，每个输入表示一个数每个输入表示一个数( (例如十进制数、例如十进制数、八进制数八进制数) )，并且把这个数转换为代码，并且把这个数转换为代码输出输出( (如如BCDBCD码码) ) 编码器可以设计用来

16、对各种不同的符号编码器可以设计用来对各种不同的符号和字母的字符进行编码和字母的字符进行编码6.6 6.6 编码器编码器 53 十进制十进制-BCD-BCD编码器有编码器有1010个输入端，每个个输入端，每个十进制数对应一个输入端十进制数对应一个输入端 4 4个输出端对应个输出端对应BCDBCD代码代码6.6 6.6 编码器编码器 54 十进制十进制-BCD-BCD编码器的逻辑符号编码器的逻辑符号6.6 6.6 编码器编码器 55 逻辑函数推导逻辑函数推导9753176327654980123AAAA6.6 6.6 编码器编码器 56 十进制十进制-BCD-BCD编码器的逻辑图编码器的逻辑图6.

17、6 6.6 编码器编码器 57 优先编码器优先编码器编码器将按照最高位十进制数的有效输编码器将按照最高位十进制数的有效输入产生编码输出，而不考虑任何其他低入产生编码输出，而不考虑任何其他低位的有效输入位的有效输入例如，在十进制例如，在十进制-BCD-BCD优先编码器中，如优先编码器中，如果果6 6和和3 3都为有效输入，都为有效输入，BCDBCD输出为输出为01100110( (表示十进制数表示十进制数6)6)6.6 6.6 编码器编码器 58 74HC14774HC147十进制十进制-BCD-BCD优先编码器优先编码器6.6 6.6 编码器编码器 59 74LS148 874LS148 8线

18、线-3-3线优先编码器线优先编码器6.6 6.6 编码器编码器 60为了使芯片工作，为了使芯片工作，EIEI必必须为低电平须为低电平当当EIEI为低电平且所有输为低电平且所有输入都为无效时，入都为无效时，EOEO为低为低电平电平当当EIEI为低电平且任何一为低电平且任何一个输入为有效输入时，个输入为有效输入时，GSGS为低电平为低电平6.6 6.6 编码器编码器 61例例6.11 74SL1486.11 74SL148扩展成扩展成16-416-4线编码器线编码器6.8 6.8 多路复用器多路复用器( (数据选择器数据选择器) ) 62 从一组数据中选择一路信号进行传输的从一组数据中选择一路信号

19、进行传输的电路电路 多路复用器有多路复用器有几条输入线几条输入线、一条单一的一条单一的输出线输出线和和数据选择输入线数据选择输入线 多路复用器类似一个多头开关，选择哪多路复用器类似一个多头开关，选择哪一路信号由相应的一组控制信号控制一路信号由相应的一组控制信号控制6.8 6.8 多路复用器多路复用器( (数据选择器数据选择器) ) 63 逻辑符号逻辑符号6.8 6.8 多路复用器多路复用器( (数据选择器数据选择器) ) 64 数据选择数据选择数据选择输入数据选择输入选中的输入选中的输入S1 1S0 0( (数据输出数据输出Y) )0 00 0D0 00 01 1D1 11 10 0D2 21

20、 11 1D3 36.8 6.8 多路复用器多路复用器( (数据选择器数据选择器) ) 65 数据输入和选择输入的输出逻辑表达式数据输入和选择输入的输出逻辑表达式仅当仅当S1S0=00时，数据输出和时，数据输出和D0相等：相等：仅当仅当S1S0=01时，数据输出和时，数据输出和D1相等：相等：仅当仅当S1S0=10时，数据输出和时，数据输出和D2相等：相等：仅当仅当S1S0=11时，数据输出和时，数据输出和D3相等：相等： 数据输入的总的表达式：数据输入的总的表达式：010SSDY 011SSDY 012SSDY 013SSDY 013012011010SSDSSDSSDSSDY6.8 6.8

21、 多路复用器多路复用器( (数据选择器数据选择器) ) 66 逻辑图逻辑图6.8 6.8 多路复用器多路复用器( (数据选择器数据选择器) ) 67例例 6.14 (pp 190)6.14 (pp 190)6.8 6.8 多路复用器多路复用器( (数据选择器数据选择器) ) 686.8 6.8 多路复用器多路复用器( (数据选择器数据选择器) ) 69例例 6.15 6.15 用用74LS15174LS151实现实现1616选选1 1多路复用器多路复用器6.8 6.8 多路复用器多路复用器( (数据选择器数据选择器) ) 70例例 6.16 6.16 利用利用74LS15174LS151实现如

22、表所示逻辑函数实现如表所示逻辑函数输入输入输出输出A2A1A0Y000000110100011110001011110111106.8 6.8 多路复用器多路复用器( (数据选择器数据选择器) ) 716.8 6.8 多路复用器多路复用器( (数据选择器数据选择器) ) 72例例 6.17 6.17 用一个用一个74LS15174LS151实现如表所示逻辑函数实现如表所示逻辑函数十进制数十进制数输入输入输出输出A3A2A1A0Y000000100011200101300110401000501011601101701111810001910010101010111101101211001131101114111001511111数据输入数据输入01234567数据选择输入数据选择输入6.8 6.8 多路复用器多路复用器( (数据选择器数据选择器) ) 7374十进制数十进制数输入输入输出输出A3A2A1A0Y0000001000112001013001