第9章__半导体存储器_第1页
第9章__半导体存储器_第2页
第9章__半导体存储器_第3页
第9章__半导体存储器_第4页
第9章__半导体存储器_第5页
已阅读5页,还剩45页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、精选课件第第9 9章章 半导体存储器半导体存储器 半导体存储器(简称存储器)是存储大量二进半导体存储器(简称存储器)是存储大量二进制数据的逻辑部件。制数据的逻辑部件。它是数字系统,特别是计算机,它是数字系统,特别是计算机,不可缺少的组成部分。不可缺少的组成部分。 存储器的容量越大,计算机的处理能力越强,存储器的容量越大,计算机的处理能力越强,工作速度越快。工作速度越快。因此,存储器采用先进的大规模集因此,存储器采用先进的大规模集成电路技术制造,尽可能地提高存储器的容量。成电路技术制造,尽可能地提高存储器的容量。 本章介绍常用的半导体存储器的结构、工作原本章介绍常用的半导体存储器的结构、工作原理

2、和使用方法。理和使用方法。精选课件9.1 半导体存储器基础半导体存储器基础9.2 随机存取存储器(随机存取存储器(RAM)9.3 只读存储器(只读存储器(ROM)9.4 闪存(闪存(Flash Memories)9.5 存储器容量的扩展存储器容量的扩展第第9章章 半导体存储器半导体存储器精选课件9.1 9.1 半导体存储器基础半导体存储器基础1. 1. 半导体存储器的结构框图半导体存储器的结构框图 存储存储1 1或或0 0的电路称为的电路称为存储单元存储单元,存储单元的集合形成,存储单元的集合形成存储阵存储阵列列(通常按行列排成矩阵)。(通常按行列排成矩阵)。 字字: :存储阵列中二进制数据存

3、储阵列中二进制数据的的信息单位信息单位(与计算机不同!)。(与计算机不同!)。 最小的信息单位是最小的信息单位是1 1位(位(BitBit),),8 8位二进制信息称为位二进制信息称为1 1个个字节字节(Byte)(Byte),4 4位二进制信息则称为位二进制信息则称为1 1个个半字节半字节(Nibble)(Nibble)。存储器由寻址电路、存储阵列和读写电路组成。存储器由寻址电路、存储阵列和读写电路组成。 精选课件 为便于对每个字进行必要的操作,存储阵列按字组织成直观的为便于对每个字进行必要的操作,存储阵列按字组织成直观的存储结构存储结构图图。例如,。例如,6464位存储阵列:位存储阵列:8

4、 8字字8 8位,位, 1616字字4 4位,位, 6464字字1 1位。位。 字字地地址址位地址位地址字字地地址址位地址字字地地址址 每个存储单元的位置由每个存储单元的位置由行序号和列序号唯一确定行序号和列序号唯一确定。每个字的。每个字的行序号称为它行序号称为它的地址的地址,用二进制码表示(,用二进制码表示(A An-1n-1AA1 1A A0 0););列序号表示二进制位在每个字中的位列序号表示二进制位在每个字中的位置置。例如,按例如,按4 4位组织的、地址为位组织的、地址为1414的字存储单元的信息是的字存储单元的信息是11101110。精选课件 存储单元的总数定义为存储单元的总数定义为

5、存储器的容量存储器的容量,它等于存储器的,它等于存储器的字数和每字位数之积。字数和每字位数之积。 例如,例如,10位地址码,每字位地址码,每字8位,则存储容量为位,则存储容量为 210 Bytes =1024Bytes=1kB=8kbits。 1MB=220B GB=230B精选课件 读操作(取数操作):输入An-1A1A0,寻址电路将地址码转换成字线上的有效电平选中字存储单元。在片选信号CS有效和读写信号为高电平时,读写电路通过存储阵列的位线,将选中的字存储单元的m位数据输出到数据总线上-110。 写操作(存数操作):输入An-1A1A0,寻址电路将地址转换成字线上的有效电平选中字存储单元。

6、在片选信号CS有效和读写信号为低电平时,读写电路通过存储阵列的位线将数据总线上的m位数据-110写入选中的字存储单元中保存。存储器具有2种基本的操作:写操作和读操作。精选课件 在复杂的数字系统(例如数字计算机)中,多个功能电路间在复杂的数字系统(例如数字计算机)中,多个功能电路间利用一组公共的信号线(导线或其他传导介质)实现互连,并分利用一组公共的信号线(导线或其他传导介质)实现互连,并分时传输信息,这样的一组信号线称为时传输信息,这样的一组信号线称为总线总线。 在存储器中,在存储器中,数据总线数据总线-110是双向总线(输入是双向总线(输入/输输出,常用表示出,常用表示I/Om-1,I/O1

7、,I/O0);); 地址总线地址总线An-1A1A0和和控制总线控制总线(CS, )则是单向总线)则是单向总线(输入)。(输入)。 在存储器内部,属于同一位的存储单元共用位线,阵列中的在存储器内部,属于同一位的存储单元共用位线,阵列中的存储单元通过位线与读写电路交换数据。存储单元通过位线与读写电路交换数据。WR/精选课件2.2.半导体存储器的分类半导体存储器的分类 随机读写存储器随机读写存储器的写操作时间和读操作时间相当(都是纳秒的写操作时间和读操作时间相当(都是纳秒级),工作时能够随时快速地读出或写入数据。即工作时读写存级),工作时能够随时快速地读出或写入数据。即工作时读写存储器具有存入和取

8、出数据储器具有存入和取出数据2 2种功能。种功能。 工作时只能快速地读取已存储的数据、而不能快速地随时写工作时只能快速地读取已存储的数据、而不能快速地随时写入新数据的存储器称为入新数据的存储器称为只读存储器(只读存储器(ROMRead Only MemoryROMRead Only Memory)。)。 闪存(闪存(Flash MemoryFlash Memory)工作时可以进行读或写操作,但闪存工作时可以进行读或写操作,但闪存的每个存储单元写操作时间长,不能随机写入数据,适合对众多的每个存储单元写操作时间长,不能随机写入数据,适合对众多存储单元批量地写入数据。存储单元批量地写入数据。 按功能

9、,存储器分为按功能,存储器分为只读存储器、随机读写存储器(或称为只读存储器、随机读写存储器(或称为存取存储器)和闪存。存取存储器)和闪存。 只读存储器的写操作时间只读存储器的写操作时间( (毫秒级毫秒级) )远比读操作时间(纳秒级)远比读操作时间(纳秒级)长,数据必须在工作前写入存储器,上电工作后只能从存储器中长,数据必须在工作前写入存储器,上电工作后只能从存储器中读出数据,才不影响数字系统的工作速度。读出数据,才不影响数字系统的工作速度。 精选课件按寻址方式,存储器分为顺序寻址存储器和随机寻址存储器。 顺序寻址存储器是按地址顺序存入或读出数据,其存储阵列的存储单元连接成移位寄存器。有先进先出

10、(FIFOFirst In First Out)和先进后出(FILO- First In Last Out)2种顺序寻址存储器。 随机寻址存储器:可以随时从任何一个指定地址写入或读出数据的存储器。随机寻址存储器的寻址电路通常采用1个或2个译码器。 采用随机寻址方式的随机读写存储器称为随机存取存储器(RAMRandom Access Memory)。只读存储器(ROM)和闪存也采用随机寻址方式。 存储器还可分为易失型存储器和非易失型存储器。如果掉电(停电)后数据丢失,则是易失型存储器;否则,是非易失型存储器。RAM是易失型存储器,而ROM和闪存是非易失型存储器。精选课件常用存储器的寻址方式和功能

11、常用存储器的寻址方式和功能存储器功能寻址方式掉电后说 明随机存取存储器(RAM) 读、写随机寻址数据丢失只读存储器(ROM)读随机寻址数据不丢失工作前写入数据闪存(Flash Memory)读、写随机寻址数据不丢失先进先出存储器(FIFO) 读、写顺序寻址数据丢失先进后出存储器(FILO) 读、写顺序寻址数据丢失精选课件9.2 9.2 随机存取存储器(随机存取存储器(RAMRAM)9.2.1 9.2.1 静态随机存取存储器(静态随机存取存储器(SRAMSRAM)9.2.2 9.2.2 动态随机存取存储器(动态随机存取存储器(DRAMDRAM) 存储单元是存储器的核心。根据存储单元记忆存储单元是

12、存储器的核心。根据存储单元记忆0 0或或1 1的原理,的原理,随机存取存储器分为随机存取存储器分为静态随机存储器(静态随机存储器(SRAMStatic RAMSRAMStatic RAM)和动)和动态随机存取存储器态随机存取存储器(DRAMDynamic RAM)(DRAMDynamic RAM)。 按所用元件的不同,分双极型和按所用元件的不同,分双极型和MOSMOS型两种。鉴于型两种。鉴于MOSMOS电路电路具有功耗低、集成度高的优点,目前大容量的存储器都是具有功耗低、集成度高的优点,目前大容量的存储器都是MOSMOS型型存储器。存储器。精选课件 T1T4构成CMOS基本RS触发器,存储0或

13、1。1. SRAM的静态存储单元 T5和T6是行字线Xi选通基本RS触发器的NMOS开关管,实现基本RS触发器的三态输入/输出,即开关管导通时传递0或1,截止时为高阻态。 T7和T8则是列字线Yj选通基本RS触发器的NMOS开关管,控制位线与读写电路的连接。 T7、T8和读写电路是一列共用。9.2.1 静态随机存取存储器(SRAM) SRAM的存储单元是用基本RS触发器记忆0或1的静态存储单元。精选课件 当Xi=Yj=1时,T5T8导通,将基本RS触发器与读/写电路相连。 如果CS=0、 ,则三态门缓冲器G1和G2为高阻态,而G3为工作态。基本RS触发器的状态输出到数据总线上,即Dk=Q,实现

14、读操作。 如果CS=0、 ,则三态门缓冲器G1和G2为工作态,而G3为高阻态。输入电路强制基本RS触发器的状态与输入数据Dk一致,即Q=Dk,实现写操作。 当CS=1时,三态门缓冲器G1、G2和G3为高阻态,数据总线Dk为高阻态。基本RS触发器既不能输出,也不能接受数据。1/WR0/WR精选课件 当Yj=0时,T7和T8截止,基本RS触发器同样不能与读/写电路相连,其状态保持不变,存储单元同样未被选中。 显然,当掉电时基本显然,当掉电时基本RSRS触发器的数触发器的数据丢失,所以,据丢失,所以,SRAMSRAM是挥发型存储器。是挥发型存储器。 当Xi=0时,T5和T6截止,基本RS触发器不能与

15、读/写电路相连,其状态保持不变,存储单元未被选中。本单元不影响同列的其他存储单元与位线交换数据。精选课件2.2.基本基本SRAMSRAM的结构的结构3232行行1616列列的存储阵列,组成的存储阵列,组成256256字字22位位的存储结构。的存储结构。双地址译码双地址译码存储单元存储单元T1T6位线开关位线开关管管T7、T8存存储储阵阵列列精选课件OEOE是输出使能,低电平有效;是输出使能,低电平有效;片选信号为:片选信号为: 低电平有效;低电平有效;存储容量:存储容量:8kB=8k8kB=8k8bit=65536bit8bit=65536bit静态随机存取存储器静态随机存取存储器MCM626

16、421EECSMCM6264MCM6264的功能表的功能表WR/E1E2OEA12A0D7D0方式1Z未选中0Z未选中0111A12A0Z输出禁止0101A12A0O读010A12A0I写Z-高阻态O-数据输出I-数据输入精选课件3. SRAM3. SRAM的操作定时的操作定时 为了保证存储器准确无误地工作,作用到存储器的地址、数为了保证存储器准确无误地工作,作用到存储器的地址、数据和控制信号必须遵守一定的时间顺序,即操作定时。据和控制信号必须遵守一定的时间顺序,即操作定时。(1) 读周期读周期 读操作要求指定读操作要求指定字存储单元的地址、片选信号和输出使能有字存储单元的地址、片选信号和输出

17、使能有效,读写信号为高电平。效,读写信号为高电平。信号作用顺序是信号作用顺序是:1)指定字存储单元的地址有效;指定字存储单元的地址有效;2)片选信号和输出使能有效,即片选信号和输出使能有效,即由高变低;由高变低;3)经过一定时间后,指定字存储经过一定时间后,指定字存储单元的数据输出到数据总线上。单元的数据输出到数据总线上。 精选课件)0/(WR (2)写周期写周期 写操作要求指定字存储单元的地址、片选信号和读写信号写操作要求指定字存储单元的地址、片选信号和读写信号有效有效 。,0/期间在WR数据写入到指定的字存储单元。数据写入到指定的字存储单元。 大多数的大多数的SRAM,读周期和写周期相近,

18、为几十个纳秒。,读周期和写周期相近,为几十个纳秒。 信号间的定时关系信号间的定时关系1)指定字存储单元的地址有效;指定字存储单元的地址有效;2)片选信号有效,即由高变低;片选信号有效,即由高变低;3)待写入的数据有效;待写入的数据有效;4)读写信号有效,即由高变低;读写信号有效,即由高变低;精选课件4. 4. 同步同步SRAMSRAM和异步和异步SRAMSRAM 解决的办法是:解决的办法是:SRAMSRAM与与CPUCPU共用系统时钟,共用系统时钟,CPUCPU在时钟的有效在时钟的有效沿前给出沿前给出SRAMSRAM需要的地址、数据、片选、输出使能和读写信号,需要的地址、数据、片选、输出使能和

19、读写信号,时钟有效沿到则将它们存于时钟有效沿到则将它们存于SRAMSRAM的寄存器中;的寄存器中;CPUCPU不必等待,可不必等待,可以执行其他指令,直到以执行其他指令,直到SRAMSRAM完成完成CPUCPU要求的读或写操作,通知要求的读或写操作,通知CPUCPU做相应的处理。之后,做相应的处理。之后,CPUCPU与与SRAMSRAM又可以进行下一次信息交换。又可以进行下一次信息交换。 在计算机中,在计算机中,SRAM通常存储中央处理器(通常存储中央处理器(CPU)需要的)需要的程序和数据。因为程序和数据。因为SRAM的工作速度远低于的工作速度远低于CPU的速度,的速度,2者交者交换信息时换

20、信息时CPU必须等待,使计算机达不到理想的工作速度。必须等待,使计算机达不到理想的工作速度。 具有信号同步寄存器的具有信号同步寄存器的SRAM称为同步称为同步SRAM,否则,称为,否则,称为异步异步SRAM。同步同步SRAM可以帮助可以帮助CPU高速执行指令,即提高计高速执行指令,即提高计算机的工作速度。算机的工作速度。精选课件 同步同步SRAM的核心是异步的核心是异步SRAM(地址译码器和存储阵列地址译码器和存储阵列);同步同步SRAM与器件外部连接的地址、数据、片选、输出使能和读与器件外部连接的地址、数据、片选、输出使能和读写信号均在时钟写信号均在时钟CP的上升沿锁存于寄存器中,供的上升沿

21、锁存于寄存器中,供SRAM完成读完成读或写操作。或写操作。精选课件 为了加速为了加速CPU与与SRAM的信息交流,同步的信息交流,同步SRAM通常具有通常具有地址爆发特征地址爆发特征。即输入一个地址码,同步。即输入一个地址码,同步SRAM可以读或写相邻可以读或写相邻的多个地址单元。的多个地址单元。 假设计数器实现假设计数器实现2位二进制加法计数,初态为位二进制加法计数,初态为00。在爆发控。在爆发控制(制(Burst Control)BC=1时,爆发逻辑电路的输出为时,爆发逻辑电路的输出为 计数器 Q1 Q0 =1 =1 & BC CP A0 A1 A0 A1 可获得可获得4个相邻的址

22、码,供个相邻的址码,供SRAM进行读或写操作。进行读或写操作。精选课件9.2.2 9.2.2 动态随机存取存储器(动态随机存取存储器(DRAMDRAM)1. DRAM1. DRAM的动态的动态MOSMOS存储单元存储单元 NMOS管T和存储电容CS组成动态存储单元。 当电容存储有足够的电荷时,电容电压为高电平,存储1; 当电容没有存储电荷时,电容电压为低电平,存储0。 缺点是缺点是电容不能长期保持其电容不能长期保持其电荷,必须定期(大约电荷,必须定期(大约816个个mS内)补充电荷(称为刷新操内)补充电荷(称为刷新操作),比作),比SRAM操作复杂。操作复杂。 精选课件工作原理如下:工作原理如

23、下:(1 1)写操作)写操作 当当X Xi i=1=1、Refreh=0Refreh=0和和 时,时,G G1 1处于工作态处于工作态、G G2 2和和G G3 3处于处于高阻态高阻态,NMOSNMOS管管T T导通导通。 如果如果D Dinin=1=1,则存储电容,则存储电容C CS S充充电,获得足够的电荷,实现电,获得足够的电荷,实现写写1 1操作操作; 如果如果D Dinin=0=0,则存储电容,则存储电容C CS S放放电,电荷消失,实现电,电荷消失,实现写写0 0操作操作。0/WR精选课件 (2 2)读操作)读操作 当当Xi=1、Refreh=1和和 时,时,G1处于高阻态、处于高

24、阻态、G2和和G3处于工作态,处于工作态,NMOS管管T导通导通。 如果存储电容如果存储电容CS有电荷,则通有电荷,则通过过T向位线的分布电容向位线的分布电容CW放电,位放电,位线电压增加,经灵敏放大缓冲器线电压增加,经灵敏放大缓冲器G2输出输出1(Dout=1),实现),实现读读1操作操作; 如果存储电容如果存储电容CS没有电荷,则没有电荷,则位线电压不变,灵敏放大缓冲器位线电压不变,灵敏放大缓冲器G2输出输出0(Dout=0),实现),实现读读0操作操作。1/WR Refresh=1使G3工作,读出的数据通过G3又写入到存储电容中(类似于写操作)。 精选课件 由于电容不能长期保持电荷,由于

25、电容不能长期保持电荷,所以必须对存储电容定期刷新。所以必须对存储电容定期刷新。 如前所述,读操作自动刷新如前所述,读操作自动刷新选定的存储单元。但是,读操作选定的存储单元。但是,读操作是随机的,所以,在是随机的,所以,在DRAMDRAM中,必中,必须设置刷新定时电路,定时启动须设置刷新定时电路,定时启动刷新周期。刷新周期。 对本电路,通过定时读即可对本电路,通过定时读即可实现定时刷新。实现定时刷新。(3)刷新操作刷新操作精选课件2.2.基本基本DRAMDRAM的结构的结构 存储单元是单管动态存储单元是单管动态存储单元,排列成存储单元,排列成1024行行1024列的存储阵列。列的存储阵列。 地址

26、位数多,通常采地址位数多,通常采用时分复用输入地址用时分复用输入地址. 高10位地址码A19 A10首先输入到10条地址信号线上 ,RAS存入。 低10位地址码A9 A0输入到10条地址信号线上 ,CAS存入。精选课件3. 3. 基本基本DRAMDRAM的读写周期的读写周期从读或写周期开始,从读或写周期开始,RAS和和CAS依次变低将行地址和列地依次变低将行地址和列地址顺序送入址顺序送入DRAM并译码。并译码。随后,在读周期中,随后,在读周期中, ,有效数据输出到有效数据输出到Dout;在写周期中,在写周期中, ,输,输入数据通过入数据通过Din写入到指定单写入到指定单元中保存。元中保存。1/

27、WR0/WR精选课件4. DRAM4. DRAM的类型的类型 除前述的基本DRAM外, 为了提高DRAM的访问速度,出现了快速页模式DRAM(FPM DRAMFast Page Mode DRAM)、 扩展数据输出DRAM (EDO DRAM-Extended Data Output DRAM)、 爆发式扩展数据输出DRAM(BEDO DRAM-Burst Extended Data Output DRAM)和 同步DRAM (SDRAM-Synchronous DRAM)。 精选课件 对于对于FPM DRAM,输入一个行地址,其后可输入多个列地,输入一个行地址,其后可输入多个列地址,它们和行

28、地址分别组成全地址,选中字存储单元并进行读或址,它们和行地址分别组成全地址,选中字存储单元并进行读或写操作写操作。 扩展数据输出扩展数据输出DRAM(EDO DRAM)可以)可以扩展输出数据的扩展输出数据的有效时间有效时间,直到,直到CAS再次有效为止,见最后一行波形。再次有效为止,见最后一行波形。 以读操作为例,在以读操作为例,在FPM DRAM中,当列地址选通信号中,当列地址选通信号CAS无效时,没有输出数据,见倒数第二行波形。无效时,没有输出数据,见倒数第二行波形。精选课件9.3 9.3 只读存储器(只读存储器(ROMROM)9.3.1 9.3.1 掩模只读存储器掩模只读存储器(Mask

29、 ROM)(Mask ROM)9.3.2 9.3.2 可编程只读存储器(可编程只读存储器(PROMPROM)精选课件9.3 9.3 只读存储器(只读存储器(ROMROM)ROM: 工作时只能快速地读取已存储的数据、而不能快速地随工作时只能快速地读取已存储的数据、而不能快速地随时写入新数据。时写入新数据。优点:优点:最突出的特征是掉电后数据不丢失,用于存储数字系统中最突出的特征是掉电后数据不丢失,用于存储数字系统中固定不变的数据和程序固定不变的数据和程序 。 ROM分为可编程分为可编程PROM (Programmable ROM)和掩模)和掩模ROM(Mask ROM)。 Mask ROM:数据

30、是制造过程中写入的,可永久保存,但使:数据是制造过程中写入的,可永久保存,但使用者不能改写。用者不能改写。 PROM:数据是由使用者通过编程工具写入的。:数据是由使用者通过编程工具写入的。 ROM的寻址方式与的寻址方式与RAM相同,采用随机寻址相同,采用随机寻址,即用地址译,即用地址译码器选择字存储单元。码器选择字存储单元。 ROM可以用双极型或单极型(可以用双极型或单极型(MOS)元件实现)元件实现。 精选课件9.3.1 9.3.1 掩模只读存储器掩模只读存储器(Mask ROM)(Mask ROM) NMOS管管T是存储元件。是存储元件。 在图(在图(a)中,)中, T的栅极与的栅极与字线

31、字线Xi相连。相连。 当当Xi=1、OE=0时,时,T导通,导通,位线为低电平位线为低电平,G为工作态为工作态,DOUT=1,存储单元记忆,存储单元记忆1。在图在图(b)中,中,T的栅极与字线的栅极与字线Xi不不相连。相连。 当当Xi=1、OE=0时,时,T不导通,不导通,位线为高电平,位线为高电平,G为工作态,为工作态,DOUT=0,存储单元记忆,存储单元记忆0。掩模只读存储器的存储单元用半导体元件的有或无表示掩模只读存储器的存储单元用半导体元件的有或无表示1或或0 制作NMOS管不制作NMOS管 1掩模只读存储器的存储单元掩模只读存储器的存储单元 精选课件2掩模只读存储器的结构掩模只读存储

32、器的结构 地址译码器输出高电平有效。在存地址译码器输出高电平有效。在存储阵列中,字线与位线的交叉处是存储储阵列中,字线与位线的交叉处是存储单元,有元件为单元,有元件为1,无元件为,无元件为0。210010101013XXXAAAAAAAAD 存储器的数据输出变量是数据为存储器的数据输出变量是数据为1所对应的地址变量组成的最小项的逻辑和所对应的地址变量组成的最小项的逻辑和 。A1A0D3D2D1D000110101101110101011010010010110210101011300101012XXAAAAADXXAAAAAADXXAAAAAAD精选课件9.3.2 9.3.2 可编程只读存储器

33、(可编程只读存储器(PROMPROM) 掩模掩模ROM的存储数据由制造商在生产过程中写入,对系的存储数据由制造商在生产过程中写入,对系统设计者开发新产品很不方便。因此,出现了由用户写入统设计者开发新产品很不方便。因此,出现了由用户写入数据的可编程数据的可编程ROM(PROM) 可编程可编程ROM分为可改写一次的分为可改写一次的PROM(沿用(沿用PROM的名的名称)和可反复改写的称)和可反复改写的EPROM(Erasable Programmable ROM) 用紫外光擦除的EPROM记为UV EPROM(Ultraviolet EPROM,常简记为EPROM),用电方法擦除的EPROM记为E

34、EPROM或E2PROM(Electrical EPROM)精选课件1 1PROMPROM的存储单元的存储单元 熔丝有熔丝有3种:镍铬铁合金、多晶硅和种:镍铬铁合金、多晶硅和2个背靠背的个背靠背的PN结。结。镍铬铁合金和多晶硅等效为熔丝型导线,可熔断为开路。这镍铬铁合金和多晶硅等效为熔丝型导线,可熔断为开路。这2类类PROM出厂时全部存储单元为出厂时全部存储单元为1。 2个背靠背的个背靠背的PN结类型的结类型的PROM出厂时全部存储单元为出厂时全部存储单元为0。编程。编程器使承受反向电压的二极管雪崩击穿,造成永久短路,写入器使承受反向电压的二极管雪崩击穿,造成永久短路,写入1。 PROM的存储

35、单元由一个的存储单元由一个NMOS管和管和一个熔丝组成。一个熔丝组成。 在编程过程中,编程器产生足够大的在编程过程中,编程器产生足够大的电流注入欲写电流注入欲写0单元,烧断熔丝;写单元,烧断熔丝;写1单元单元则不注入电流。则不注入电流。 正常工作时,熔丝不会被烧断,保留正常工作时,熔丝不会被烧断,保留熔丝的单元存储熔丝的单元存储1,烧断熔丝的单元存储,烧断熔丝的单元存储0。由于烧断的熔丝不能修复,故由于烧断的熔丝不能修复,故PROM只能只能编程一次。编程一次。 精选课件2 2UV EPROMUV EPROM的存储单元的存储单元 可多次编程的可多次编程的EPROM必须必须采用可修复的元件。采用可

36、修复的元件。 UV EPROM使用的可修复的使用的可修复的元件是元件是有两个栅极有两个栅极的叠栅雪的叠栅雪崩注入崩注入MOS管管(SIMOS)。)。 在浮栅上注入足够的负电荷后,开启电压增加,正常的栅源电在浮栅上注入足够的负电荷后,开启电压增加,正常的栅源电压则不能使压则不能使SIMOS管导通。管导通。 一个栅极埋置于绝缘材料一个栅极埋置于绝缘材料SiO2中,不引出电极,称为中,不引出电极,称为浮栅浮栅。另一个叠于浮栅之上引出电极,称为另一个叠于浮栅之上引出电极,称为控制栅极控制栅极。 浮栅上浮栅上未注入负电荷未注入负电荷前,前,SIMOS管的管的开启电压低开启电压低,正常的栅,正常的栅源电压

37、可使源电压可使SIMOS 管导通。管导通。精选课件 浮栅上无电荷时浮栅上无电荷时,字线高电平使,字线高电平使SIMOSSIMOS导通,等效为存储单元有元件,存导通,等效为存储单元有元件,存储储1 1; 浮栅上有电荷时浮栅上有电荷时,字线高电平不能,字线高电平不能使使SIMOSSIMOS导通,等效为存储单元无元件,导通,等效为存储单元无元件,存储存储0 0。 因此,因此,SIMOSSIMOS管是用浮栅上是否有负管是用浮栅上是否有负电荷来存储二值数据的。电荷来存储二值数据的。 UV EPROM出厂时浮栅上无电荷。为了在浮栅上注入电荷,控制栅极和漏极对源极同时作用比正常电源电压高许多的电压. UV

38、EPROM的封装顶部有一个石英窗,的封装顶部有一个石英窗,紫外光可直接照射紫外光可直接照射到到SIMOS管上,照射管上,照射15到到20分钟后,浮栅上的电子获得足够的能分钟后,浮栅上的电子获得足够的能量,穿过量,穿过SiO2回到衬底中。回到衬底中。 精选课件3 3E E2 2PROMPROM的存储单元的存储单元 E2PROM也是利用隧道也是利用隧道MOS管的浮栅上是否有负电荷来管的浮栅上是否有负电荷来存储二值数据的存储二值数据的 。 隧道隧道MOS管:与管:与SIMOS管的管的区别是漏区与浮栅之间有一区别是漏区与浮栅之间有一个极薄的个极薄的SiO2交叠区,厚度交叠区,厚度约约80(埃)。(埃)

39、。 当漏极接地,控制栅加足够大的电压时,交叠区产生很强当漏极接地,控制栅加足够大的电压时,交叠区产生很强的电场,电子穿过交叠区到达浮栅(注入电子),这种现的电场,电子穿过交叠区到达浮栅(注入电子),这种现象称为象称为隧道效应隧道效应。隧道效应是双向的,即漏栅间加前述相。隧道效应是双向的,即漏栅间加前述相反的电压,则电子离开浮栅(擦除电子)。反的电压,则电子离开浮栅(擦除电子)。精选课件3 3E E2 2PROMPROM的存储单元的存储单元 E2PROM的存储单元:的存储单元:隧道隧道MOS管与管与普通普通MOS管串联。管串联。 浮栅上无电荷时浮栅上无电荷时,隧道,隧道MOS管导通,管导通,等效

40、为存储单元有元件,存储等效为存储单元有元件,存储1; 浮栅上有电荷时浮栅上有电荷时,隧道,隧道MOS管截至,管截至,等效为存储单元无元件,存储等效为存储单元无元件,存储0。 编程器利用隧道效应对存储单元的隧道编程器利用隧道效应对存储单元的隧道MOS管注入或擦除电管注入或擦除电子。子。 隧道隧道MOS管的电子注入和擦除是在漏极与控制栅极之间利用管的电子注入和擦除是在漏极与控制栅极之间利用隧道效应进行的,这个特点和存储单元的结构决定了隧道效应进行的,这个特点和存储单元的结构决定了E2PROM只能只能以字为单位以字为单位改写数据。改写数据。精选课件 闪存亦是利用浮栅上有无负电荷存储二值数据的,存储器

41、结构也和ROM相同,因此,传统上归类于ROM。 但是,闪存具有较强的在系统读写入能力(工作时能读写),其优势是传统ROM不可比的。 闪存的出现使计算机的软盘寿终正寝,大有取代硬盘之势。此外,闪存在掌上电脑、手机、数字照相机等消费电子设备中应用广泛。9.4 闪存(闪存(Flash Memories)精选课件1.1.闪存的存储单元闪存的存储单元 闪存闪存MOS管:与管:与SIMOS 相似,但相似,但有有2点不同:点不同: 一是浮栅与衬底间的一是浮栅与衬底间的SiO2厚度不厚度不同,同,SIMOS厚(厚(3040nm), 闪存闪存MOS管薄(管薄(1015nm););闪存MOS管的擦除和注入电压小。

42、 二是闪存二是闪存MOS管的源极和漏极的管的源极和漏极的N+区不对称,漏区小,源区大;浮栅区不对称,漏区小,源区大;浮栅与源区交叠,形成比与源区交叠,形成比EEPROM的隧道的隧道MOS管更小的隧道区。管更小的隧道区。 由于存储阵列的闪存MOS管的源极全部连接在一起,利用隧道效应,可以实现众多存储单元的批量擦除。 精选课件2.2.闪存的特点和应用闪存的特点和应用理想的存储器具有大容量、非易失、在系统读写能力、较高的操作速度理想的存储器具有大容量、非易失、在系统读写能力、较高的操作速度和低成本等特点。和低成本等特点。ROM、PROM、UV EPROM、EEPROM、SRAM和和DRAM,在前述的

43、,在前述的某些方面各具有一定优势。某些方面各具有一定优势。只有闪存综合具有理想存储器的特点,只是在写入速度方面比只有闪存综合具有理想存储器的特点,只是在写入速度方面比SRAM和和DRAM差差。 存储器非易失高密度单管存储单元在系统写入写速度*闪存YESYESYESYES较快SRAMNONONOYES最快DRAMNOYESYESYES快MASK ROMYESYESYESNOPROMYESYESYESNOUV EPROMYESYESYESNOEEPROMYESNONOYES最慢 * 写入速度是与SRAM比较的。 精选课件9.5 9.5 存储器容量的扩展存储器容量的扩展 存储器有存储器有3类总线:类总线:数据总线、地址总线和控制总线数据总线、

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论