数电作业讲评

1、2021/8/141题题3.2.9 试对题图3所示两种TTL门电路，画出它们在所示A、B、C等输入信号作用下的输出波形。2021/8/142第一个图是一个与门电路;第二个电路是一个三态输出的异或非门电路， ABBAL11,0,22CLCBAL高阻态2021/8/143题题3.3.2 求下列函数的对偶式和反函数式（1）)(DCBADCAB其对偶式为： DCABDACB 反函数式为： DCBADCAB2021/8/144（2） CBADDCBA对偶式为： CBDADCAB 反函数式为： )(CBDADCBA2021/8/145题题3.3.7 求出下列函数的最小项和最大项表达式CABDACDABDC

2、BAZ),(1（1） 根据最小项的定义，将缺少的变量配上即可。 CABDACDABDCBAZ),(1)()()(DDCABDCBBADCCAB)14,13,12,10(mDCABDCBADCABDABC最大项之积式：CABDACDABDCBAZ),(115119876543210)()()()()()()()()()(MMMMMMMMMMMMDCBADCBADCBADCBADCBADCBADCBADCBADCBADCBADCBADCBADCBA2021/8/146（2） BCCBDADCAACDDCBAZ),(2用画卡诺图求比较方便，因为式子是反函数，所以卡诺言图中用填“0”， 最小项之和式：

3、 BCCBDADCAACDDCBAZ),(2DCBADCBADCBADCBA最大项之积式：BCCBDADCAACDDCBAZ),(215141312119765431)()()()()()()()(MMMMMMMMMMMMDCBADCBADCBADCBADCBADCBADCBADCBADCBADCBADCBA2021/8/147题题3.2.21 对于题图所示逻辑电路，当用对于题图所示逻辑电路，当用TTL器件构成时，其输出逻辑关系YC =_?当用CMOS器件构成时，输出YC =_?2021/8/148题题3.2.23 门电路组成的逻辑电路如题图门电路组成的逻辑电路如题图3所示，所示，请写出请写出

4、F1、F2的逻辑表达式。当输入图示信号波形时，画出F1、F2端的输出波形。2021/8/149BCABBCCABF1CBCACBCBAF)(2注意三态门的控制关系 2021/8/1410题题3.3.18 试用试用“与非与非”、“与或与或”门门及异或门设计一及异或门设计一个可控变换器，设计要求为：当控制端个可控变换器，设计要求为：当控制端K=1时，将输入3位二进制码变换成3位格雷码输出：当K=0时，将输入3位格雷码变换成3位二进制码输出。解：令三位二进制码为A、B、C， 三位格雷码为W、X、Y在K控制下，列真值表： 2021/8/1411K=1时，三位二进制码三位格雷码得： CBYBAXAW,K

5、=0时，三位格雷码三位二进制码得： YXWCXWBWA,综合后有： )()(WAAW)()()(WAXBBX)(YXWKCBKCY2021/8/1412题题3.3.19 分析图题分析图题电路的逻辑功能，写出Y1、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。)()(21CBCABACBAABCYCBAABCYCBACBACBAABCBCACABY2CBCABAY2利用卡罗图利用卡罗图2021/8/1413真值表如下： ABCY1Y20000000110010100110110010101011100111111从真值表可以得到，电路实现的是一个全加器功能，Y1是全加和输出，Y2是全加

6、器的进位输出。2021/8/1414题题3.3.23 设计一个编码器，其6个输入信号和输出3位代码之间的对应关系如表所示。试用“或非”门实现该编码电路。解：从真值表就可以得到输出三位代码的逻辑关系：5432AAAY5211AAAY4200AAAY2021/8/14152021/8/1416题3.3.26 图题3.3.26 是用两个4选1数据选择器组成的逻辑电路，试写出输出Z与输入M、N、P、Q之间的逻辑函数式。已知数据选择器的逻辑函数式是SAADAADAADAADY)(013012011010QPNPQNQPNPMQNQMNPNMQQMNZ)()()(2021/8/1417题题3.4.2 用双

7、2线-4线译码器74LS139及最少量的与非门实现下列逻辑函数。(译码器功能表见教材图3.3.4，图3.4.2是简化逻辑图)。CBACACBAZ),(1BCACABZ22021/8/1418解： 把2/4译码器先连接成3/8译码器，然后实现二个逻辑函数，根据二个逻辑函数，连接出电路如图所示：74021YYYYABCCBACBACBAABCCBACBACBAZ76532YYYYBCACBACABABCBCACBACABABCZ2021/8/1419题题3.4.3 试用试用74LS138型3线-8线译码器设计一个地址译码器，地址译码器的地址范围为003F。(可适当加其它逻辑门电路)。解： 由于地址

8、译码器的范围为003F(十六进制数)，实际上是64个地址，因此，可用地址扩展的方法来实现，把3/8扩展成4/16，再扩展成6/64译码即可。采用分级译码后连接成的电路如图所示。2021/8/14202021/8/14212021/8/14222021/8/1423题题3.4.8 试用4位并行加法器74LS283设计一个加/减运算电路。当控制信号X=1时它将两个输入的4位二进制数相加，而X=0时它将两个输入的4位二进制数相减。两数相加的绝对值不大于15。允许附加必要的门电路。该二进制减法应该是被减数大于减数的情况，其它情况不在此例 2021/8/1424题题3.4.12 试用一片8选1数据选择器

9、74LS151实现以下逻辑函数。ACDDABCCDBADCBAZ),(1)解：解题基本思路： 选定多路选择器的地址输入变量，列出卡诺图，求出数据输入端的函数关系式；0, 1, 0, 0, 0, 045762310DDDDDDDDDD0DABC000001011010110011110110010111000000000100 (1) 选定四变量函数中的ABC(A2A1A0)为地址输入，卡诺图为 2021/8/1425CBACBACBAZ(2) 选定多路选择器的地址变量为)(012AAAABC由于地址数正好是变量数，所以数据输入端的逻辑关系一定是常量“0”和“1”。画出卡诺图如下：ABC0000

10、0101101011011110110011100000076320DDDDD1541DDD2021/8/1426题题3.4.13 试用CC4512 8选1型数据选择器产生如下逻辑函数，CBACBAACLCC4512数据选择器功能表数据选择器功能表S1S0A2A1A0Y00000D000001D100010D200011D300100D400101D500110D600111D70101高阻高阻06430DDDD17521DDDD2021/8/1427题题3.4.14 设计用3个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都能控制电灯由亮变灭或者由灭变亮，要求用数据选择器来实现。解：用A、B、C表示三个双位开关，并用0和1分别表示开关的两个状态。以