计算机组成与结构试卷

1、计算机组成与结构试卷 一窗体顶端问答题1、把十进制数0.15表示成32位规格化浮点数形式，浮点数的格式如下：尾数符号1位阶码：8位，用整数、 移码表示，基值为2尾数：23位(另外有1个隐藏位)，用小数、 原码表示，基值为2尾数符号1位 阶码：8位，用整数、 移码表示，基值为2 尾数：23位(另外有1个隐藏位)，用小数、 原码表示，基值为2 (1)用16进制分别写出这个规格化浮点数的阶码、尾数和完整的浮点数。 (2)如果采用恒置"1"舍入法，这个规格化浮点数的相对误差是多少？ 2、在一台采用指令取消技术的RISC处理机上执行下面一段程序。每条指令的执行过程都要经过"

2、取指令"和"执行"两个周期，每个周期的延迟时间均为10ns。 MOVE R1，#50000 ；R1常数50000 LOOP:MOVE R2，A(R1) ；R2从内存中取一个数  ADD R0，R2 ；R0(R0)+(R2)DNE R1，LOOP ；R1(R1)-1，若(R1)0，则转向LOOP (1)为了采用指令取消技术，改写上面的程序。 (2)计算采用指令取消技术执行上面的程序能够节省多少时间？ 3、用16M字×8位的存储芯片构成一个64M字×16位的主存储器。要求既能够扩大存储器的容量，又能够缩短存储器的访问周期。(1)计算需要多

3、少个存储器芯片。 (2)存储器芯片和主存储器的地址长度各需要多少位？ (3)画出用存储器芯片构成主存储器的逻辑示意图。 (4)用16进制表示的地址，其体内地址和体号是多少？ 4、在页式虚拟存储器中，一个程序由P1P6共6个页面组成，系统分配给这个程序的主存只有4个页面。在程序开始执行之前，P1至P4已经装入主存。程序执行过程中依次访问到的页面如下：P1，P2，P3，P4，P5，P3，P6，P5，P2，P1，P5，P2，P4，P1。分别采用LRU和OPT页面替换算法对这4页主存进行调度。 (1)画出主存页面替换和命中的情况表。 (2)计算两种页面替换算法的页命中率。 (3)假设每个数据平均被访问

4、10次，采用LRU页面替换算法，为了使页面失效率小于10-5，计算页面大小至少应该为多少？ 5、在一个采用组相联映象方式的Cache系统中，主存和Cache均按字节编址，按字访问，字长为64位。Cache的容量为256KB，主存的容量为64MB。Cache的每一组有8块，每块有8个字。要求采用按地址访问方式构成相联目录表，实现主存地址到Cache地址的变换，并采用8个相等比较电路。 (1)给出主存和Cache的地址格式，并标出各字段的长度。(2)计算相联目录表的地址个数。 (3)设计相联目录表每个地址中所存内容的格式，并标出每一个字段的长度。 (4)计算每个比较电路的位数。(5)Cache地址

5、的哪些字段可从主存地址直接得到？哪些字段必须从相联目录表得到？ 6、在一台单流水线处理机上执行下面的程序。每条指令都要经过"取指令"、"译码"、"执行"和"写结果"4个流水段，每个流水段的延迟时间都是5ns。执行部件的输出端有直接数据通路与它的输入端相连接，执行部件产生的条件码也直接送入控制器。K1： MOVE R1, #4 ；R1向量长度4 K2：LOOP：MOVE R2, A(R1) ；R2A向量的一个元素 K3： ADD R0, R2 ；R0(R0)(R2) K4： DNE R1, LOOP ；R1(R1)1

6、,若(R1)0转向LOOP K5： MOVE SUN，R0 ；SUN(R0)，保存结果 (1)列出指令之间的所有数据相关，包括读写、写读和写写数据相关。(2)采用预测转移不成功的静态分支预测技术，画出指令流水线的时空图(可用指令序号表示)，并计算流水线的吞吐率、加速比和效率。(3)采用预测转移成功的静态分支预测技术，计算指令流水线的吞吐率、加速比和效率。 7、一条3个功能段的非线性流水线的预约表如下：段周期123456S1XXXS2XXS3X(1)写出禁止向量和初始冲突向量。 (2)画出调度流水线的状态图。 (3)求最小启动循环和最小平均启动距离。(4)求启动距离最小的恒定循环。 (5)画出流

7、水线各功能段之间的连接图。(6)通过插入非计算延迟使流水线达到最优调度，计算该流水线的最佳启动循环。(7)画出插入非计算延迟使流水线达到最优调度的流水线预约表。 8、在下列不同类型的处理机上做向量运算：D=(A+B)*C，向量长度均为4，每个周期的时间为10ns。分别计算所需的最短时间，写出简要计算过程。 (1)SISD单处理机，有一个通用运算部件，每3个周期做完一次加法，或每4个周期做完一次乘法。(2)流水线处理机，有一条两功能静态流水线，加法经过其中的3段，乘法经过其中的4段，每段的延迟时间均为一个周期。(3)向量处理机，有独立的加法器和乘法器，加法器采用3段流水线，乘法器采用4段流水线，

8、每段的延迟时间均为一个周期，采用向量链接方式工作。(4)SIMD并行计算机，有4个PE，每个PE有一个通用运算部件，每3个周期做完一次加法，或每4个周期做完一次乘法。不计PE之间传送数据所用的时间。 窗体底端问答题答案问答第1题解： 0.1510=0.00100110012 2分 (1)16进制规格化浮点数的阶码为7E 2分 尾数为999999 2分 完整的浮点数为3F199999 2分 (2)采用衡置"1"法，这个规格化浮点数的相对误差是 -2-25-2-28-2-29-2-32 2分 或 -(0.6)×2-24 = 3.58×10-8问答第2题解：

9、(1)采用指令取消技术，程序如下： 4分 MOVE R1，#50000 ；R1常数50000 MOVE R2，A(R1) ；R2从内存中取一个数 LOOP: ADD R0，R2 ；R0(R0)+(R2) DNE R1，LOOP ；R1(R1)-1，若(R1)0，则转向LOOP MOVE R2，A(R1) ；R2从内存中取一个数 (2)采用指令取消技术执行上面的程序能够节省：10ns×(50000-1)=0.4999ms 2分 问答第3题解： (1)需要存储器芯片： 2分 (2)存储器芯片的地址长度为24位 2分 主存储器的地址长度为26位 2分 (3)用存储器芯片构成主存储器的逻辑示

10、意图如下： 4分 (4)用16进制表示的地址，其体内地址为：48D159，体号为3 2分问答第4题解： (1)主存页面的替换和命中情况如下表： 2分2分 时间t1234567891011121314页地址流P1P2P3P4P5P3P6P5P2P1P5P2P4P11111555555555522222266666644LRU算法3333333331111144444444222222命中命中命中命中替换命中替换命中替换替换命中命中替换命中1111111111111122222222222244OPT算法3333336666666644445555555555命中命中命中命中替换命中替换命中替换替

11、换命中命中替换命中(2)LRU页面替换算法的页命中率为9/14， 2分 OPT页面替换算法的页命中率为11/14 2分 (3) ，把HP=9/14代入，解得页面大小至少为P > 3571字 2分 问答第5题解： (1)主存地址的格式： 2分8位9位3位6位区号E区内组号G组内块号B块内地址WCache地址格式： 2分9位3位6位组号g组内块号b块内地址w(2)相联目录表的地址个数是512 2分 (3)相联目录表每个地址的格式：共8组，每组3个字段 2分 113111311131E, BbeE, BbeE, Bbe(4)每个比较电路的位数是11位。 2分 (5)Cache地址组号g字段和块

12、内地址w可从主存地址直接得到 组内块号字段必须从相联目录表得到 2分问答第6题解: 3分(每个0.5分) (1)指令K1与指令K2之间关于R1的写读数据相关（第1次循环） 指令K1与指令K4之间关于R1的写读数据相关（第1次循环） 指令K1与指令K4之间关于R1的写写数据相关（第1次循环） 指令K2与指令K3之间关于R2的写读数据相关（每次循环内） 指令K2与指令K4之间关于R1的读写数据相关（第次循环内） 指令K3与指令K5之间关于R0的写读数据相关（最后一次循环） 另外，相邻循环体之间的数据相关还有： 以下共计1分 指令K4与下一循环的指令K2之间关于R1的写读数据相关 指令K3与下一循环

13、的指令K2之间关于R2的读写数据相关 指令K2与下一循环的指令K2之间关于R2的写写数据相关 指令K3与下一循环的指令K3之间关于R0的写读数据相关 指令K3与下一循环的指令K3之间关于R0的读写数据相关 指令K3与下一循环的指令K3之间关于R0的写写数据相关 指令K4与下一循环的指令K4之间关于R1的写读数据相关 指令K4与下一循环的指令K4之间关于R1的读写数据相关 指令K4与下一循环的指令K4之间关于R1的写写数据相关 (2)采用预测转移不成功的静态分支预测技术 2分 3分(每个1分)(3)采用预测转移成功的静态分支预测技术 3分(每个1分)问答第7题解： (1)禁止向量为：（2，3，5

14、） 2分 初始冲突向量为：10110 (2)调度流水线的状态图 2分 简单循环平均启动距离（1，6）3.5（4，6）5（4）4（6）6(3)流水线的最小启动循环为（1，6） 2分 最小平均启动距离为3.5 (4)启动距离最小的恒定循环为4 2分 (5)画出流水线各功能段之间的连接图。 2分(6)插入非计算延迟后，流水线的最佳启动循环（3） 2分 (7)插入非计算延迟后的流水线预约表如下： 2分 12345678S1XXXS2XXS3XD1XD2X问答第8题解： (1)10ns×4×（34） 280ns，4次加法和4次乘法串行执行 2分 (2)10ns×（67） 1

15、30ns，流水线执行4次加法需要6个周期，流水线执行4次乘法需要7个周期 2分 (3)10ns×（73） 100ns，得到第1个结果需要7个周期，另外3个结果需要3个周期 2分 (4)10ns×（34） 70ns，每个PE同时执行1次加法和1次乘法 2分 计算机组成与结构试卷 二 窗体顶端问答题1、（14分）一种16位短浮点数的格式如下。已知二进制数A=0.0101，十进制数B=0.2。 尾数符号1位阶码：6位，用整数、移码表示，基值为2尾数：9位(另外有1个隐藏位)，用小数、 原码表示，基值为2(1)写出这种浮点数能表示的最大规格化正数、最大规格化负数、表示数的精度和效率

16、。(2)把A表示成规格化浮点数形式(最终结果用16进制表示)。 (3)把B表示成规格化浮点数形式(最终结果用16进制表示)。(4)按照浮点数加法规则计算A-B。保留1个警戒位，写出主要计算过程。 2、（12分）某RISC处理机的工作主频为500MHz，有一个Cache和一个主存储器，Cache的存取周期为2ns，主存储器的存取周期为20ns，Cache的命中率为99%，有20%的LOAD/STORE指令，并假设处理机速度的瓶颈完全在存储系统。 (1)求理想情况(Cache的命中率为100%)下的CPI。(2)计算该RISC处理机的实际MIPS速率。 (3)如果处理机的工作主频提高到1GHz，计

17、算实际CPI和MIPS速率。 3、（14分）在一个Cache存储系统中，Cache的访问周期、存储容量和价格分别为5ns、256KB和50元/MB，主存储器的访问周期、存储容量和价格分别为30ns、128MB和5元/MB，当块的大小为1个字时，存储系统的命中率为0.8。当把块大小增加到4个字时，存储系统的访问效率达到0.95。 (1)计算这个Cache存储系统的等效存储容量和单位容量的等效价格。 (2)当块的大小为1个字时，计算这个存储系统的等效访问周期和访问效率。(3)当存储系统的访问效率达到0.95时，命中率和等效访问周期提高到多少？(4)为了使存储系统的访问效率达到0.95，Cache中

18、每个字的平均访问次数至少为几次？ 4、（12分）一个虚拟存储系统最多运行64个用户程序，每个用户程序最大不超过4096页，每页16KB，主存储器的容量为128MB。为了加快地址变换过程，采用快慢表结构，快表的容量为32个存储字，快表地址经散列函数变换得到。为检测散列冲突，采用一个相等比较器。(1)写出虚拟地址的格式，标出各字段的名称和长度。(2)写出主存地址的格式，标出各字段的名称和长度。 (3)相等比较器的位数是多少？(4)写出快表每个字的格式，标出各字段的名称和长度。 5、（12分）一个磁盘存储器的存储容量为16GB（1GB=230Byte），有8个盘片（16个数据面），每条磁道有512个

19、扇区，每个扇区512个字节，每分钟8000转，定位时间（寻道时间）为4.25ms。 (1)计算这个磁盘存储器的数据传输率。 (2)这个磁盘存储器有多少个柱面（磁道）？(3)这个磁盘存储器的寻址时间（包括定位时间和等待时间）是多少？ 6、（12分）某处理机共有4个中断源，这4个中断源D1、D2、D3、D4的中断优先级从高到低分别是1级、2级、3级和4级。当4个中断源同时申请中断服务时，请针对下列各题的要求为4个中断源设置中断屏蔽码。"1"表示对应的中断源被屏蔽，"0"表示开放；如果与对应的中断源无关，务必用""表示。 (1)处理机响应中

20、断服务请求和实际为各中断源服务的先后次序均为D1、D2、D3、D4。 (2)处理机响应中断服务请求的次序为D1、D2、D3、D4，而处理机实际为各中断源服务的先后次序为D4、D3、D2、D1。(3)处理机响应中断服务请求的次序为D1、D3、D2、D4，而处理机实际为各中断源服务的先后次序为D2、D4、D3、D1。 7、（12分）在一台单发射流水线处理机中，指令ADD经过IF、ID、ADD和WR共4个流水段，指令MUL经过IF、ID、MUL1、MUL2、MUL3和WR共6个流水段，两条指令均在ID流水段读源操作数，在WR流水段写结果。采用顺序发射乱序完成调度方式。(1)采用三地址R-R-R型指令

21、，指令ADD和MUL之间的哪几种数据相关可能造成流水线停顿？写出典型指令序列。(2)采用两地址R-R型指令，指令ADD和MUL之间的哪几种数据相关可能造成流水线停顿？写出典型指令序列。(3)对于造成流水线停顿的数据相关，给出解决的方法。 8、（12分）分别在下列几种不同类型的处理机上计算表达式 ，求最短执行时间。取指令、取操作数、译码和写结果等时间均忽略不计。(1)向量处理机，有独立的加法器和乘法器，加法器的延迟时间为5ns，乘法器采用4段流水线，每段的延迟时间均为5ns。(2)向量处理机，有独立的加法器和乘法器，加法器采用3段流水线，乘法器采用4段流水线，每段的延迟时间均为5ns。 (3)S

22、IMD并行处理机，每个PE内有一个ALU，完成一次加法需要10ns，或完成一次乘法需要20ns。8个PE连接成单向环结构，在相邻PE之间传送一个数据需要5ns。操作数Ai和Bi最初始存放在PEi mod 8中，其中i=0，1，19。 (4)分布存储器的MIMD多处理机，每个CPU内有一个ALU，完成一次加法需要10ns,或完成一次乘法需要20ns。8个CPU连接成超立方体网，在相邻CPU之间传送一个数据需要5ns，操作数Ai和Bi最初存放在PEi mod 8中，其中i=0，1，19。 窗体底端问答题答案问答第1题解答： (1) 4分1+1+1+1 能表示的最大规格化正数为：0.11111111

23、11x231或(1-2-10)x 231 能表示的最大规格化负数为：-0.5x2-32 表示数的精度：2-10 表示数的效率：100 (2) 3分 符号0，阶码011111（即-1），尾数010000000（已经去掉隐藏位）用16进制表示的规格化浮点数A为：3E80 (3) 3分 0.210=0.001100112 符号0，阶码011110（即-2），尾数100110011（已经去掉隐藏位）用16进制表示的规格化浮点数B为：3D33 (4) 4分1+1+1+1对阶：B的尾数右移1位，阶码加1，并恢复隐藏位； 0 011111 0110011001 1 最后1位为警戒位 尾数加： A的尾数：0

24、1010000000 恢复隐藏位 B的补码：1 1001100110 1 A-B的尾数：0 0011100110 1 规格化：尾数左移2位，阶码减2，去掉隐藏位0 011101 110011010 表示成16进制规格化浮点数：3B9B 问答第2题解答：(1) 3分 CPI=2nsx(2nsx20%)x500MHz=1.2 (2) 3分 MIPS=1/(2nsx99%+20nsx1%+2nsx20%x99%+20nsx20%x1%) =1/2.616ns=382.3 (3) 6分33CPI=(2nsx99%+20nsx1%+2nsx20%x99%+20nsx20%x1%)x1GHz =2.616

25、nsx1GHz=2.616 MIPS=1/2.616ns=382.3 问答第3题解答： (1) 4分 等效存储容量：S128MB 单位容量的等效价格： C（Cc Sc Cm Sm）/（Sc Sm） （50×0.255×128）/（0.25128） 5.088(元/MB) (2) 4分 等效访问周期： TTc H Tm（1H） 5ns×0.8 30ns×（10.8） 10ns 访问效率： eTc/T 5/10 0.5 (3)4分 命中率： 解得：H0.9895等效访问周期为：(4) 2分 Cache中每个字的平均访问次数至少为：问答第4题解答： (1)虚拟

26、地址的格式，各字段的名称和长度 3分 6位12位14位用户程序号虚页号页内地址 (2)主存地址的格式，各字段的名称和长度 3分 13位14位主存实页号页内地址 (3)相等比较器的位数：61218(位) 3分 (4)快表每个存储字的格式，标出各字段的名称和长度 3分 6位12位13位用户程序号虚页号主存实页号 问答第5题解答： (1) 4分 这个磁盘存储器的数据传输率为： 512B x 512x 8000/6033.3MB/S 或：512B x 512x 8000/6035MB/S(2) 4分 这个磁盘存储器的柱面数为： N 16MB/（512Bx 16x 512） 4096 (3) 4分 这个

27、磁盘存储器的寻址时间为：等待时间为：60/8000/23.75ms 寻址时间为：定位时间等待时间4.25ms3.75ms8ms 问答第6题解答：(1) 4分0.25x16 (2) 4分0.25x16 (3) 4分0.25x16 中断源中断优先级中断源被屏蔽(1)D1 D2 D3 D4中断源被屏蔽(2)D1 D2 D3 D4中断源被屏蔽(3)D1 D2 D3 D4D11级(最高)x 1 1 1x 0 x xx 1 0 xD22级x x 1 1x x 0 xx x x 1D33级x x x 1x x x 0x 0 x 0D44级(最低)x x x xx x x xx x x x问答第7题解答: (

28、1) 4分22 由于采用顺序发射调度方式，因此，读写数据相关不会造成流水线停顿。 可能造成流水线停顿的有写读数据相关和写写数据相关，指令序列如下：(2) 4分22 由于采用顺序发射调度方式，因此，读写数据相关不会造成流水线停顿。 由于写写数据相关必然伴随有写读数据相关，只要满足了写读数据，写写数据相关也就不存在了。 因此，可能造成流水线停顿的只要考虑写读数据相关，指令序列如下： 指令MUL的流水段ID由于写读数据相关要延迟2个周期，写写数据相关不会造成流水线停顿。 写数据相关必然伴随有写读数据相关，由于写读数据相关，指令ADD的流水段ID要延迟4个周期，因此，写数据相关就不会造成流水线停顿。

29、(3) 4分211 方法1：增加专用数据通路。 对于"写读数据相关指令序列1"，在流水段ADD的输出端增加一条专用数据通路到MUL1，这个写读数据相关就不会造成流水线停顿。 对于"写读数据相关指令序列2"，在流水段MUL3的输出端增加一条专用数据通路到ADD，可以使ADD操作少延迟2个流水段，但仍然有两个流水段的停顿。 方法2：发生数据相关的指令推后执行（需要退后的2个周期或4个周期）。 方法3：通过编译器在发生数据相关的两条指令之间插入不发生数据相关的其他指令（需要插入2条或4条指令）。问答第8题 (1) 3分20个乘法和20个加法，流水线链接装入时间

30、5个流水段，以后每个流水段输出一个加法结果。 T5ns（1419）120ns 或20个乘法和19个加法，完成开始两个乘法用5个流水段，输出第一个加法结果用6个流水段，以后每个流水段输出一个加法结果。T5ns（618）120ns (2) 3分 由于20个乘法之间没有数据相关，因此，从第4个流水段开始，每个流水段输出一个乘法结果。共有20个加数需要求和，从第5个流水段开始进行加法，加法的时空图如下 T5nsx31165ns (3) 3分PE0PE3做3次乘法、2次加法，PE4PE7做2次乘法、1次加法，共用80ns；PE7PE6、PE5PE4、PE3PE2、PE1PE0，并做加法，共用15ns；P

31、E6PE4、PE2PE0，并做加法，共用20ns； PE4PE0，并做加法，共用30ns。 T20nsx310nsx2（5ns10ns）（10ns10ns）（20ns10ns） 145ns (4) 3分 CPU4CPU7做2次乘法、1次加法，用50ns，CPU7CPU6、CPU5CPU4，并做加法，用15ns，CPU6CPU4，并做加法，用15ns；共用80ns。同时，CPU0CPU3做3次乘法、2次加法，也用80ns。这时，共有5个结果分布于CPU0CPU4中，共用时80ns。 CPU1CPU0、CPU2CPU3，并做加法，同时CPU4CPU0，用15ns。 CPU0做加法，同时CPU3CP

32、U0，用10ns。 CPU0做加法，用10ns。 T80ns15ns10ns10ns 115ns 计算机组成与结构试卷 三窗体顶端问答题1、一种短浮点数的字长共16位（二进制），从高位到低位分别是：符号1位，阶码7位（包括符号位），尾数8位。尾数用原码、小数表示，阶码用移码、整数表示。尾数和阶码的基值都是2。有如下两个浮点数：A1.0001x22和B-0.11001x2-1。 (1)把这两个数分别表示成规格化浮点数形式。(2)按照浮点数加法运算规则，计算这两个浮点数的和。 2、一台实验计算机共有5种指令、8个通用数据寄存器，这5种指令的使用频度分别为35、25、20、10、10。(1)要求操作

33、码的平均长度最短，请设计操作码编码，并计算所设计操作码的实际平均长度。(2)要求设计8位字长的两地址寄存器-寄存器型指令3种，16位字长的寄存器-存储器型指令两种，其中，存储器地址采用直接寻址方式。请设计指令格式，给出5种指令的操作码编码、各个字段的长度和名称。 3、在一个Cache存储系统中，主存储器的访问周期、存储容量和单位价格分别为60ns、64MB和10元/MB，Cache的访问周期、存储容量和单位价格分别为10ns、512KB和100元/MB，Cache的命中率为0.98。 (1)计算这个Cache存储系统的等效访问周期、存储容量和单位价格。 (2)计算这个Cache存储系统的访问效

34、率。 4、一个虚拟存储系统最多有64个用户，每个用户程序最大不超过8192页，每页4KB，主存储器的容量为64MB。为了加快地址变换过程，采用快慢表结构，快表的容量为64个存储字，快表地址经散列函数变换得到。为避免散列冲突，采用一个相等比较器。 (1)写出虚拟地址的格式，标出各字段的名称和长度。(2)写出主存地址的格式，标出各字段的名称和长度。 (3)相等比较器的位数是多少？ (4)写出快表每个存储字的格式，标出各字段的名称和长度。 5、有4个中断源D1、D2、D3、D4，它们的中断优先级和中断屏蔽码见下表，表中，"1"表示该中断源被屏蔽，"0"表示该中

35、断源开放。假设从处理机响应中断源的中断服务请求到运行中断服务程序中第一次开中断所用的时间为1微秒，其它中断服务时间为10微秒。 中断源中断优先级中断屏蔽码D1 D2 D3 D4D11（最高）1 1 0 0D22（第二）0 1 0 1D33（第三）1 0 1 0D44（最低）1 0 1 1(1)当4个中断源同时申请中断服务时，写出处理机响应各中断源的中断请求的先后顺序和处理机实际为各中断源服务的先后顺序。 (2)处理机在0时刻开始响应中断请求，这时4个中断源都已经申请中断服务，写出处理机开始响应各中断源的中断请求和处理机为各中断源完成中断服务的时间。(3)处理机在0时刻开始响应中断请求，这时中断

36、源D3和D4已经申请中断服务，在6微秒时中断源D1和D2同时申请中断服务，写出处理机开始响应各中断源的中断请求和处理机为各中断源完成中断服务的时间。 6、一个磁盘存储器共有6个盘片（12个存储面），每面有4096条磁道，每条磁道有256个扇区，每个扇区512个字节，每分钟7200转，定位时间（寻道时间）为8ms。 (1)计算这个磁盘存储器的存储容量。 (2)磁盘存储器的寻址时间（包括定位时间和等待时间）是多少？(3)在寻址完成之后，磁盘存储器的数据传输率是多少？ 7、一条浮点加法流水线由对阶、尾数加和规格化三个流水段组成，每个流水段的时间均为2ns。流水线的输出端有直接数据通路与输入端相连，并

37、且设置有缓冲寄存器用以保存中间运算结果。用这条流水线计算8个浮点数的和：SA1A2A3A4A5A6A7A8。画出流水线的时空图，并计算流水线的吞吐率、加速比和效率。8、在一台每个时钟周期发射两条指令的超标量处理机上运行下面一段程序，所有指令都要经过"取指令"、"译码"、"执行"和"写结果"4个阶段，其中，"取指令"、"译码"和"写结果"三个阶段各为一个流水段，其延迟时间都为2ns。在"执行"阶段，LOAD操作和AND操作各延迟2ns，A

38、DD操作延迟4ns，MUL操作延迟6ns，4种操作部件各设置一个。ADD部件和MUL部件都采用流水线结构，每一级流水线的延迟时间都为2ns。(1)列出这个程序中所有的数据相关，包括写读数据相关、读写数据相关和写写数据相关。(2)如果所有运算型指令都在"译码"流水段读寄存器，在"写结果"流水段写寄存器，采用顺序发射顺序完成调度方法，画出流水线的时空图，并计算执行这个程序所用的时间。 (3)如果所有运算型指令都在"译码"流水段读寄存器，在"写结果"流水段写寄存器，采用顺序发射乱序完成调度方法，画出流水线的时空图和各条指

39、令完成的时间图，并计算执行这个程序所用的时间。 (4)如果每个操作部件的输出端都有直接数据通路与输入端相连，采用顺序发射乱序完成调度方法，画出流水线的时空图和各条指令完成的时间图，并计算执行这个程序所用的时间。 窗体底端问答题答案问答第1题(1)浮点数A的规格化形式：0 1000 浮点数B的规格化形式：1 0111111 11001000 (2)对阶，浮点数B的尾数右移4位，阶码加4，最右边一位是警戒位： 1 1000 1 尾数加：规格化，尾数左移1位，阶码减1，两个浮点数之和的规格化形式为：0 1000 问答第2题(1)采用Huffma编码法 操作码平均长度： H(0.350.250.20)

40、×2(0.100.10)×32.20 指令序号指令使用频度操作码编码10.350020.250130.201040.1011050.10111(2) 5种指令的格式、操作码编码、各字段的长度和名称 操作码（2位）目的寄存器（3位）源寄存器（3位）R-R型指令100RdRsR-R型指令201RdRs R-R型指令310RdRs操作码（3位）寄存器（3位）主存地址（10位）R-M型指令1110 RAR-M型指令1111 RA问答第3题(1)这个Cache存储系统的等效访问周期： TTc H Tm（1H）  10ns×0.98 60ns×（10.98）   11ns 等效存储容量：S64MB等效单位价格：C（Cc Sc Cm Sm）/（Sc Sm）  （10