计算机组成原理

1、计算机组成原理第三章14.有一个处理机，主存容量1mb,字长1b,块大小16b, cache容量64kb，若cache采用直接映射式，请给出2个不同标记的内存地址，他们映射到同一个cache行。解：主存块数=1mb/16b=2A16缓存行数=64kb/16b=2A12因为块大小=16b=2A4所以w=4则 s=16;设 r=0;则 tab1=s-r=16 ;Tab2=s- (r+12) =4;16044124(1) 作通用I /O时，选择输出功能”应保持高电平，(2) 工作于第二功能时，该位锁存器应置1,(3) 作输入口时，输出锁存器和选择输出功能端都应置1读领存器Vcc替代输出功能内部总统闩

2、锁存器读引脚待代输入功能上抵电阻P3. I 引脚成存器+ CL(4) 第二功能专用输入，取自输入通道第一缓冲器( G1)输出端，通用输入信号取自 引脚”。P3第二功能各引脚功能定义：P3.0: RXD串行口输入P3.1: TXD串行口输出P3.2: INTO外部中断0输入P3.3: INT1外部中断1输入P3.4: TO定时器0外部输入P3.5: T1定时器1外部输入P3.6: WR外部写控制P3.7: RD外部读控制第二章单片机中断系统与定时/计数器2.1单片机中断系统2.1.1中1断的基本概念所谓中断是指CPU对系统中或系统外发生的某个事件的一种响应过程，即CPU暂时停止现行程序的执行，而

3、自动转去执行预先安排好的处理该事件的服务子程序。当处理结束后，再返回到被暂停程序的断点处，继续执行原来的程序。 实现这种中断功能的硬件系统和软件系统统称为中断系统。中断系统是计算机的重要组成部分。实时控制、故障自动处理时往往用到中断系统，计算机与外部设备间传送数据及实现人机联系也常常采用中断方式。引起CPU中断的根源，称为中断源。中断源向CPU提出的中断请求。 CPU暂时中断原来的事务 A,转去处理事件 B。对事件B处理完毕后，再回到原来被中断的地方（即断 点），称为中断返回。实现上述中断功能的部件称为中断系统。中断源 说明INTOP32引脚输入，低电平/负跳变有效，在每个机器周期的S5P2采

4、样 并建立IE0标志定时器0当定时器TO产生溢出时，置位内部中断请求标志TFQ,发中断申请INT1P3. 3引脚输入，低电平/负跳变有效，在每个机器周期的S5P2采样 芝建立IE1标志定时器1当定时器T1产生溢出时，置位内部中断请求标志TF1,发中断申清串行口当一个串行帧接收/发送完时，使中断请求标志RI/TI置位，发中断 请求80C51的中断系统有5个中断源(8052有6个)，2个优先级，可实现二级中断嵌套 。TCONIEIP硬件查询2.1.2单片机中断系统串行口控制寄存器 SCON2 SCON奇存黯结构SCOKD6D5D4D3B2D1DOT工KI位地址99H98HRI (SCON.0),串

5、行口接收中断标志位。当允许串行口接收数据时，每接收完一个串行 帧，由硬件置位 RI。但是CPU响应中断请求后，转向执行中断服务程序时，并不清零RI,RI必须由软件清除。TI (SCON.1 )，串行口发送中断标志位。当 CPU将一个发送数据写入串行口发送缓冲 器时，就启动了发送过程。每发送完一个串行帧，由硬件置位TI。CPU响应中断时，不能自动清除TI , TI必须由软件清除。MCS-51的对中断的开放和屏蔽是由中断允许寄存器IE控制来实现的，IE的结构格式如下:位F5/3+2#1，3字节地址：A8H+-EAESET1EX1ETOEXOIE-EA:中断总控制位，EA=1 , CPU开放中断。E

6、A=0 , CPU禁止所有中断。-ES:串行口中断控制位，ES=1允许串行口中断，ES=0,屏蔽串行口中断。-ET1:定时/计数器T1中断控制位。ET1=1，允许T1中断，ET1=0，禁止T1中断。-EX1:外中断1中断控制位，EX1=1 ,允许外中断1中断，EX1=0，禁止外中断1中断。-ET0:定时/计数器T0中断控制位。ET1=1，允许T0中断，ET1=0，禁止T0中断。-EX0:外中断0中断控制位，EX1=1 ,允许外中断0中断，EX1=0，禁止外中断0中断。80C51单片机有两个中断优先级，即可实现二级中断服务嵌套。每个中断源的中断优先级都是由中断优先级寄存器IP中的相应位的状态来规

7、定的：铮7*如如字节地址：B8H口PSPT1PX1PTOPXOIP-PS:串行口中断口优先级控制位，PS=1，串行口中断声明为高优先级中断，PS=0,串行口定义为低优先级中断。-PT1:定时器中断。1优先级控制位。PT1=1,声明定时器1为高优先级中断，PT1=0定义定时器1为低优先级-PX1:外中断中断。1优先级控制位。PX1=1 ,声明外中断1为高优先级中断，PX1=0定义外中断1为低优先级-PT0:定时器 中断。0优先级控制位。PT0=1,声明定时器0为高优先级中断，PT1=0定义定时器0为低优先级-PX0:外中断中断。0优先级控制位。PX0=1 ,声明外中断0为高优先级中断，PX1=0

8、定义外中断0为低优先级同一优先级中的中断申请不止一个时，则有中断优先权排队问题。同一优先级的中断优先权排队，由中 断系统硬件确定的自然优先级形成，其排列如所示：各中断源帆优先级及中娜务程序入口表中断源中断标志中觥务程序入口优燧贿外部中断0 (INTO) pIE0.00跚定时/桢器。(TO八TFO<000职1 <外部中断1 (丽)?IEU-0013K定时/计蠕1 (T1).邛LOOIBHp串行6RI 或 TL0023H.中断响应条件?中断源有中断请求;?此中断源的中断允许位为1;? CPU开中断(即EA=1 )。同时满足时，CPU才有可能响应中断。CPU每个机器周期都顺序检查每个中断

9、源，当检测到有中断请求时，能否响应，还要看下 述情况是否存在：(1) CPU正处理相同级别或更高级别的中断；(2) 正在执行指令，还未到最后一个机器周期；(3) 正在执行的指令是 RETI或访问IP、IE指令，则执行完上述指令后，再执行一条指令 后，才会响应新中断。中断响应过程单片机一旦响应中断请求，就由硬件完成以下功能：(1) 根据响应的中断源的中断优先级 ，使相应的优先级状态触发器置1；(2) 执行硬件中断服务子程序调用，并把当前程序计数器 PC的内容压入堆栈；(3) 清除相应的中断请求标志位(串行口中断请求标志 RI和 TI除外)；(4) 把被响应的中断源所对应的中断服务程序的入口地址(

10、中断向量)送入 PC,从而 转入相应的中断服务程序。中断返回中断服务程序从入口地址开始执行，到返回指令RETI为止。RETI指令的具体功能是：将中断响应时压入堆栈保存的断点地址从栈顶弹出送回PC, CPU从原来中断的地方继续执行程序；将相应中断优先级状态触发器清0,通知中断系统，中断服务程序已执行完毕。注意，不能用RET指令代替RETI指令。在中断服务程序中 PUSH指令与POP指令必须成 对使用，否则不能正确返回断点。中断请求的撤除定时器0, 1和边缘触发的外部中断，在CPU响应中断后，内部硬件自动清除相应的中 断请求标志。电平触发的外部中断，在CPU响应中断时不会自动清除相应的中断请求标志。因此，在CPU响应中断后，应囱利撤阶NT1和弓I脚上的低电平。对于串行口中断， 在CPU