数字逻辑课程设计

1、数字逻辑课程设计实验报告 选题：数字式抢答器 指导教师：苏小虎 姓 名：王帅兵 学 号：139074387 专 业：物联网工程 班 级：物131目录课题：数字式抢答器3一、设计说明3二、任务和要求31、设计要求32、采用的器件：4三、设计思想、41、电路结构42、输入、输出信号特征43、主要技术性能指标5四、设计步骤：51、启动电路：52、锁存电路：63、判断电路：74、席位驱动电路：75、计时电路：86、动态扫描译码电路：97、复位电路：118、分频器：129、抢答电路1410、时序控制电路设计15五、模拟结果及分析：171、总模拟结果软件仿真显示：17定时电路的仿真182、电路工作原理：1

2、9六、心得体会：20七、参考文献2122课题：数字式抢答器一、设计说明 在进行智力竞赛抢答时，需要参赛者分成若干组进行抢答，究竟是谁先谁后单凭主持人的眼睛是很难判断的；在提问或回答时，往往都要有时间限制；另外，犯规要发出一种特殊的信号，以便主持人看得清、听得到。要完成上述功能，需要一种“抢答器”。二、任务和要求1、设计要求（1）抢答开始后，抢答器能准确地判断出抢先者。并发出声光报警，3秒后自动熄灭。（2）抢答器具有互锁功能，某组抢答后能自动封锁其他各组的抢答信号。（3）抢答具有限时功能。显示档次分别为5s、10s、15s，时间到时发出声响，同时，时间要用数码管显示出来。（4）抢答者犯规或违章（

3、主持人未说“开始抢答”时，参赛者抢先按钮）时，应自动发出警告信号，以指示灯闪为标志。（5）系统应具有一个总复位开关。2、采用的器件： 74273，74160，74244，74LS148等，相应的门器件；maxplus2软件；EDA-V实验箱（实验箱上有可调数字信号源和蜂鸣器）等。三、设计思想、1、电路结构 根据总体设计方案，将智力竞赛抢答器划分成四个子系统和一个控制器。输入子系统由抢答键和锁存电路组成；时间显示子系统由计时电路、动态扫描译码电路和LED数码管组成；席位指示子系统由席位灯驱动电路、发光二极管组成；时钟子系统由时钟信号源、分频器组成；控制器由启动键、启动电路、判断电路和复位电路组成

4、。2、输入、输出信号特征 智力竞赛抢答器的输入信号是由启动键和抢答键产生。启动键和抢答键可产生短暂的单步脉冲信号。输出信号是席位指示灯驱动信号和LED数码管驱动信号。前者高电平有效，后者低电平有效。3、主要技术性能指标（1）选手席位数量：设定为8个（2）席位指示灯：LED发光二极管。正常抢答时灯亮，犯规抢答时灯闪，情况人为设定。（3）抢答时间范围：0s30s（4）时间显示方式：LED数码管，两位，共阴极，动态扫描。（5）抢答速度识别时间：0.001s（6）按键锁定方式：自动（7）复位方式：自动，延迟时间设定为9s四、设计步骤：1、启动电路： 启动电路由D触发器和与门组成。主持人按下启动键时，从

5、START端输入一个脉冲，D触发器被置成1状态，即Q=1，表示选手可以抢答，同时计时电路开始计数，若主持人未按下启动键就有选手抢答，F=1，表示抢答犯规，经反相后时候使S=0，启动电路处于保持状态，再按启动键无效。/CLRN为清零端，与复位电路输出端/END9连接，低电平有效。电路图如下所示：2、锁存电路： 由74273和与门组成。D1D8与抢答键电路输出端连接，输出端Q1Q8与席位灯驱动电路连接。S连接判断电路输出端/OFF。没有抢答，OFF=1，S=1，74273工作在置数状态。D1D8对应的有一个为1，在CLK作用下，被置入触发器。OFF=0，74273处于保持状态。时钟信号频率为1HZ

6、，抢答速度识别为1/1000。低电平有效。电路图如下： 3、判断电路： 判断电路由若干个门电路组成。输出端D1D8与锁存电路端输出端Q1Q8连接。使能端S连接启动电路输出端Q。Q=1时，S=Q=1.若D1D8中有1状态，则T=1，F=0，表示被锁存的信号是抢答信号。T=1，计时电路停止计数；Q=0时，S=0，若D1D8中有1状态，则T=0，F=1 ，表示被锁存的信号是犯规信号。T=1或F=1输出端/OFF状态均为0，使锁存电路处于保持状态，而此时复位电路则为计数状态。电路图如下：4、席位驱动电路：由若干与门和或门组成。A1A8与锁存电路Q1Q8相连。L1L8与8个二极管连接。CLK接入1HZ的

7、时钟信号。T=1,S1=1, A1A8中有一个输入为1，对应的输出状态也是1，发光二极管亮；F=1，S2=1，状态为1的输入端所对应的输出端输出1HZ的时钟信号，发光二极管闪烁。电路图如下： 5、计时电路：两片74160连接成一个同步三十进制加法计数器，输出端与动态扫描译码电路连接。使能端S,STOP和/CLRN分别连接启动电路输出端Q、判断电路输出端T和复位电路输出端/END9。按下启动键时，Q=1，T=0，/END9=1，则S=Q=1，STOP=T=0，/CLRN=/END9=1，电路处于计数状态，对CLK端输入的1HZ 时钟信号进行计数，Q6Q1端依次输出000000（00）110000

8、（30）。计数到110000（30s）时，END30端状态由0跳变为1，电路进入保持状态，同时启动复位电路。若在计数过程中有选手抢答，则T=1，STOP=T=1，计时电路停止计数，进入保持状态。/CLRN为清零端，与复位电路输出端/END9连接，低电平有效。电路图如下所示：6、动态扫描译码电路：由74244和DEL(自定义)组成，输入端D1D 6与计时电路输出端Q6Q1连接，输出端QAQG与两个七段LED数码管阴极连接，E1、E2分别与秒个位和秒十位数码管的阳极连接。74244输出由CLk输入的1HZ时钟信号控制，低电平输出高4位数据，高电平输出低4位数据，并经DEL进行译码，驱动两个数码管显

9、示0030s。主要代码：(num3.0:INPUT;a,b,c,d,e,f,g:OUTPUT;)BEGINTABLEnum3.0=>a,b,c,d,e,f,g; H"0"=>1,1,1,1,1,1,0;H"1"=>0,1,1,0,0,0,0;H"2"=>1,1,0,1,1,0,1;H"3"=>1,1,1,1,0,0,1;H"4"=>0,1,1,0,0,1,1;H"5"=>1,0,1,1,0,1,1;H"6"=>

10、;1,0,1,1,1,1,1;H"7"=>1,1,1,0,0,0,0;H"8"=>1,1,1,1,1,1,1;H"9"=>1,1,1,1,0,1,1;H"A"=>1,1,1,0,1,1,1;H"B"=>0,0,1,1,1,1,1;H"C"=>1,0,0,1,1,1,0;H"D"=>0,1,1,1,1,0,1;H"E"=>1,0,0,1,1,1,1;H"F"=>1,

11、0,0,0,1,1,1;END TABLE;END;电路图如下：7、复位电路： 74160接成一个同步九进制加法计数器。电路的工作状态由判断电路输出端输出端T,F和计时电路输出端END9控制。这三个输出端的状态只要有一个为1，使/CLRN=1，电路对CLK 端输入的1HZ时钟信号计数。第九个脉冲到达时，输出端/END9状态由1变为0，用其将启动电路、锁存电路和计时电路复位。若T,F和END9的状态全为0，/CLRN=0，电路复位，不工作。电路图如下所示：8、分频器：通过分频器将频率分为1HZ和1KHZ两种。主要代码：module fdiv(clk,clk1khz,clk1hz);input c

12、lk;output clk1khz,clk1hz;reg clk1khz,clk1hz;integer cnt1 ;integer cnt2 ;always (posedge clk)begin/if(ct1<9999)if(cnt1<19) begin cnt1 = cnt1 + 1;clk1khz<=1'b0; endelse begin cnt1 = 0;clk1khz<= 1'b1; end endalways (posedge clk1khz) begin /if(cnt2<999) if(cnt2<9) begin cnt2 =

13、cnt2 + 1;clk1hz<= 1'b0; end else begin cnt2 = 0;clk1hz<= 1'b1; end endendmodule 电路图如下：9、抢答电路 此部分电路主要完成的功能是实现8路选手抢答并进行锁存，同时有相应发光二极管点亮和数码显示。 使用优先编码器 74LS148 和锁存器 74LS297 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。工作过程：开关S 置于"清除"端时，

14、RS 触发器的 R、S 端均为0，4 个触发器输出置0，使74LS148 的优先编码工作标志端 0，使之处于工作状态。当开关S 置于"开始"时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5），74LS148 的输出经RS 锁存后，CTR=1,RBO =1, 七段显示电路74LS48 处于工作状态，4Q3Q2Q=101,经译码显示为“5”。此外，CTR 1，使74LS148 优先编码工作标志端，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148 的 此时由于仍为CTR1，使优先编码工作标志端1， 5 所以74LS148 仍处于禁止状态，确保不

15、会出二次按键时输入信号，保证了抢答者的优先性。只要有一组选手先按下抢答器，就会将编码器锁死，不再对其他组进行编码。通过74LS48译码器使抢答组别数字显示0-7。如有再次抢答需由主持人将S 开关重新置“清除”然后再进行下一轮抢答。 原理图如下：10、时序控制电路设计时序控制电路是抢答器设计的关键，它要完成以下三项功能。（1） 主持人将控制开关拨到“开始”位置时，抢答电路和定时电路进入正常抢答工作状态。（2）当参赛选手按动抢答按键时，抢答电路和定时电路停止工作。（3）当设定的抢答时间到，无人抢答时，锁定电路，定时和定时电路停止工作。9、 总电路图：五、模拟结果及分析：1、总模拟结果软件仿真显示：

16、 抢答电路的仿真第7路抢答器抢答后的显示，同时发光二极管指示灯发光，如下图：定时电路的仿真倒计时开始后开始计数，同时倒计时指示灯亮直到倒数到0秒熄灭，如下图： 2、电路工作原理： 主持人按下启动键后，启动电路输出信号Q为高电平，计时电路开始对1HZ时钟信号进行计数，经过译码后显示计时时间（00s30s）。当某选手按下抢答键时（高电平有效），该信号被锁存电路保存起来，并经过席位灯驱动电路输出高电平，对应的发光二极管亮，表示正常抢答。同时，判断电路输出信号T为高电平，使计时电路停止计数，锁存电路处于保持状态，其他各组选手再按键无效。若没有选手按下抢答键，计时到30s时，计时自动停止，输出信号END

17、30为高电平；如果启动键未按下，某选手就按下抢答键，锁存电路将该信号保存，并经过席位灯驱动电路输出1HZ时钟信号，对应的发光二极管闪烁，表示抢答犯规，同时判断电路输出信号F为高电平，使锁存电路、启动电路处于保持状态，再按抢答键、启动键无效。复位电路工作状态由判断电路和计时电路控制。当输出信号T，F或END30有一个为高电平时，电路处于计时状态，经过9s延时，/END9端输出一个低电平信号，将启动电路、锁存电路和计时电路复位。分频器可将时钟信号源输出的高频率时钟信号分频为1HZ和1KHZ时钟信号，1HZ时钟信号用于计时和席位闪烁，1KHZ时钟信号用于动态扫描译码控制和抢答速度识别。六、心得体会：数字式抢答器是我们第一次接触计算机硬件自己设计的数字系统，将理论应用到实践中，经历了从茫然到查阅资料最终豁然开朗的过程。抢答器主要包括了74160等译码器，自定义的分频器以及del和门器件组成，考虑了在抢答过程中遵守规则或者犯规，而且当有选手答题时，再抢答则对应的灯就不会亮。放过任何一个细节，数字逻辑电路图做到分毫不差才能仿真出想要