第3章微电子概论IC制造工艺

1、第3章 IC制造工艺 合肥工业大学计算机学院电子系第3章 IC制造工艺 关心每一步工艺对器件性能的影响，读懂PDK （工艺设计文件，Process Design Kits），挖掘工艺潜力。3.1 外延生长外延生长 3.2 掩膜版制作 3.3 光刻原理与流程 3.4 氧化 3.5 淀积与刻蚀3.6 掺杂原理与工艺第3章 IC制造工艺 合肥工业大学计算机学院电子系3.1 外延生长（Epitaxy）外延生长的目的外延生长的目的q 半导体工艺流程中的基片是抛光过的晶圆基片，直径在50300mm（212英寸）之间，厚度约几百微米。q 尽管有些器件和IC可以直接做在未外延的基片上，但大多数器件和IC都做在

2、经过外延生长的衬底上。原因是未经外延过生长的基片通常不具有制作器件和电路所需要的性能。q 外延生长的目的是用同质材料形成具有不同掺杂种类及浓度用同质材料形成具有不同掺杂种类及浓度，因而具有不同性能的晶体层，因而具有不同性能的晶体层。外延生长也是制作不同材料系统的技术之一。外延生长后的衬底适合于制作有各种要求的器件与IC，且可进行进一步处理。q 不同的外延工艺可制出不同的材料系统。甚至可以在硅衬底上生长出GaAs，在GaAs上生长出InP。 第3章 IC制造工艺 合肥工业大学计算机学院电子系1. 液态生长（液态生长（LPE，Liquid Phase Epitaxy）pLPE意味着在晶体衬底上用金

3、属性的溶液形成一个薄层。在加热过的饱和溶液里放上晶体，再把溶液降温，外延层便可形成在晶体表面。原理在于溶解度随温度的变化而变化。qLPE是最简单廉价的外延生长方法，在III/IV族化合物器件制造中有着广泛的应用。但其外延层的质量不高。q大部分AlGaAs/GaAs和InGaAsP/InP器件可用LPE来制作，但已逐渐被VPE（气相外延），MOVPE（金属有机物），MBE（分子束）法取代。第3章 IC制造工艺 合肥工业大学计算机学院电子系p VPE是所有在气体环境下在晶体表面进行外延生长技术的总称。p 在不同的VPE技术里，卤素卤素（Halogen：氟、氯、溴、磺、砹有化学联系的五个非金属元素一

4、族中的任何一个）传递生传递生长法长法在制作各种材料的沉淀薄层中得到大量应用。p 任何把至少一种外延层组成元素以卤化物形式在衬底表面发生卤素析出反应从而形成外延层的过程都可归入卤素传递法。它在半导体工业中有尤其重要的地位（卤化反应）。p 用这种方法外延生长的基片，可制作出很多种器件，如GaAs、GaAsP、LED管、GaAs微波二极管、大部分的Si双极型管、LSI及一些MOS逻辑电路等。2. 气相外延生长（气相外延生长（VPE，Vapor Phase Epitaxy）第3章 IC制造工艺 合肥工业大学计算机学院电子系p Si基片的卤素生长可在一个反应器中实现，如SiCI4/H2系统。在水平的外延

5、生长器中，Si基片放在石英管中的石墨板上，SiCI4、H2及气态杂质原子通过反应管。p 在外延过程中，石墨被石英管周围的射频线圈加热到1500 2000C，在高温作用下，发生SiCI4+H2Si+4HCI 的反应，释放出的Si原子在基片表面形成单晶硅，典型的生长速度为0.51m/min。 Si基片的卤素生长外延第3章 IC制造工艺 合肥工业大学计算机学院电子系SiCl4+H2混合气电加热器为多晶硅项目专用电加热器，主要用于加热SiCl4 +H2 混合气。可用于多晶硅生产。产品特点： SiCl4+H2混合气电加热器性能稳定，安全可靠；能长期在700900高温工况下长期稳定工作，使用寿命超过800

6、0小时。该产品有效解决了多晶硅生产过程SiCl4循环利用的难题。SiCl4+H2混合气电加热器混合气电加热器产品用途及特点第3章 IC制造工艺 合肥工业大学计算机学院电子系3. 金属有机物气相外延生长 （MOVPE: Metalorganic Vapor Phase Epitaxy）n III/V族材料的MOVPE中，所需要生长的III族和V族元素的源材料以气体混合物的形式进入反应炉中已加热的生长区里，在那里进行热分解与沉淀反应。n MOVPE与其它VPE不同之处在于它是一种冷壁工艺，只要将衬底控制到一定温度就行了。第3章 IC制造工艺 合肥工业大学计算机学院电子系 分子束外延生长分子束外延生

7、长 （MBE，Molecular Epitaxy）n MBE只能在超真空中进行，基本工艺流程包含产生轰击衬底上生长区的III、V族元素的分子束等。n MBE几乎可以在GaAs基片上生长无限多的外延层。这种技术可以控制GaAs、AlGaAs或InGaAs上的生长过程，可以控制掺杂的深度和精度达到钠米级。n 经过MBE法，衬底在垂直方向上的结构变化具有特殊的物理属性。MBE的不足之处在于产量偏低。 第3章 IC制造工艺 合肥工业大学计算机学院电子系英国VG Semicom公司型号为V80S-Si的MBE设备关键部分第3章 IC制造工艺 合肥工业大学计算机学院电子系3.1 外延生长 3.2 掩膜版制

8、作掩膜版制作 3.3 光刻原理与流程 3.4 氧化 3.5 淀积与刻蚀3.6 掺杂原理与工艺 关心每一步工艺对器件性能的影响，读懂PDK （工艺设计文件，Process Design Kits），挖掘工艺潜力。第3章 IC制造工艺 合肥工业大学计算机学院电子系3.2 掩膜（掩膜（Mask）的制版工艺的制版工艺 1. 掩膜制造掩膜制造 从物理上讲，任何半导体器件及IC都是一系列互相联系的基本单元的组合，如导体、半导体及在基片不同层上形成的不同尺寸的隔离材料等。要制作出这些结构需要一套掩膜。 一个光学掩膜通常是一片涂着特定图形的铬薄层的石英玻璃，一层掩膜对应一块IC的一层材料的加工。工艺流程中需要

9、的掩膜必须在工艺流程开始之前制作出来。制作这套掩膜的数据来自电路设计工程师给出的版图。第3章 IC制造工艺 合肥工业大学计算机学院电子系第3章 IC制造工艺 合肥工业大学计算机学院电子系什么是掩膜？ 掩膜是用石英玻璃做成的均匀平坦的薄片，表面上涂一层600800nm厚的Cr层，使其表面光洁度更高，称之为铬版（Cr mask）。第3章 IC制造工艺 合肥工业大学计算机学院电子系整版及单片版掩膜整版及单片版掩膜n 整版按统一的放大率印制，因此称为1掩膜，这种掩膜在一次曝光中，对应着一个芯片阵列的所有所有电路电路的图形都被映射到基片的光刻胶上。n 单片版通常把实际电路放大5或10倍，故称做5或10掩

10、膜。这样的掩膜上的图案仅对应着基片上芯片阵列中的一个单元一个单元。上面的图案可通过步进曝光步进曝光机映射到整个基片上。 第3章 IC制造工艺 合肥工业大学计算机学院电子系IC、Mask & Wafer第3章 IC制造工艺 合肥工业大学计算机学院电子系整版和接触式曝光n 在这种方法中，掩膜和晶圆是一样大小的。对应于3” 8”晶圆，需要3” 8”掩膜。不过晶圆是圆的，掩膜是方的。n 这样制作的掩膜图案失真较大： 因为版图画在纸上，热胀冷缩，受潮起皱，铺不平等 初缩时，照相机有失真 步进重复照相，同样有失真 从mask到晶圆上成像，还有失真。第3章 IC制造工艺 合肥工业大学计算机学院电子系

11、2. 图案发生器方法图案发生器方法PG（Pattern Generator） 在PG法中，规定版图的基本图形为矩形。任何版图都将分解成一系列不同大小、不同位置和方向的矩形条的组合，每个矩形条用5个参数进行描述：（X，Y，A，W，H）。 图3.3 PG法中的矩形描述参数 第3章 IC制造工艺 合肥工业大学计算机学院电子系利用这些数据控制下图所示的一套制版装置。图3.4 PG法掩膜制版装置 图案发生器方法图案发生器方法（续）续）第3章 IC制造工艺 合肥工业大学计算机学院电子系3. X射线制版射线制版 由于X射线具有比可见光短的多的波长，可用来制作更高分辨率的掩膜版，X射线掩膜版的衬底材料与光学版

12、不同，要求对X射线透明，而不是可见光或紫外线，它们常为硅或硅的碳化物，而金的沉淀薄层可使得掩膜版对X射线不透明。X射线可提高分辨率，但问题是要想控制掩膜版上每一小块区域的扭曲度是很困难的。 第3章 IC制造工艺 合肥工业大学计算机学院电子系4. 电子束扫描法（电子束扫描法（E-Beam Scanning） 这种技术采用电子束对抗蚀剂进行曝光，由于高速电子的波长很短，分辨率很高。高级的电子束制版设备的分辨率可达50nm，这意味着电子束的步进距离为50nm，轰击点的大小也为50nm。第3章 IC制造工艺 合肥工业大学计算机学院电子系电子束光刻装置： LEICA EBPG5000+图3.5第3章 I

13、C制造工艺 合肥工业大学计算机学院电子系电子束制版三部曲p 涂抗蚀剂抗蚀剂，抗蚀剂采用PMMA。q 电子束曝光电子束曝光，曝光可用精密扫描仪，电子束制版的一个重要参数是电子束的亮度，或电子束的能量。q 显影，用二甲苯。二甲苯是一种较柔和的有弱极性的显影剂，显像速率大约是MIBK/IPA的1/8。用IPA清洗可停止显像过程。 第3章 IC制造工艺 合肥工业大学计算机学院电子系电子束扫描法（续）电子束扫描装置的用途： 制造制造掩膜和直写光刻掩膜和直写光刻。电子束制版的优点： 高精度高精度电子束制版的缺点： 设备昂贵设备昂贵 制版费用高制版费用高第3章 IC制造工艺 合肥工业大学计算机学院电子系 关

14、心每一步工艺对器件性能的影响，读懂PDK （工艺设计文件，Process Design Kits），挖掘工艺潜力。3.1 外延生长 3.2 掩膜版制作 3.3 光刻原理与流程光刻原理与流程 3.4 氧化 3.5 淀积与刻蚀3.6 掺杂原理与工艺第3章 IC制造工艺 合肥工业大学计算机学院电子系3.3 光刻光刻（Lithography）原理与流程原理与流程 在IC的制造过程中，光刻是多次应用的重要工序，其作用是把掩膜上的图型转换成晶圆上的掩膜上的图型转换成晶圆上的器件结构器件结构。第3章 IC制造工艺 合肥工业大学计算机学院电子系3.3.1 光刻步骤一、 晶圆涂光刻胶： 清洗晶圆，在200温度下

15、烘干1小时，目的是防止水汽引起光刻胶（即抗蚀剂，光照后能改变抗蚀能力的高分子化合物光刻胶（即抗蚀剂，光照后能改变抗蚀能力的高分子化合物）薄膜出现缺陷。 待晶圆冷却下来，立即涂光刻胶。 光刻胶有两种：负性（negative）与正性（positive）。正性胶显影后去除的是经曝光的区域的光刻胶，负性胶显影后去除的是未经曝光的区域的光刻胶。正性胶适合作窗口结构，如接触孔、焊盘等，而负性胶适用于做长条形状如多晶硅和金属布线等。 常用OMR83，负片型。 光刻胶对大部分可见光灵敏，对黄光不灵敏，可在黄光下操作。第3章 IC制造工艺 合肥工业大学计算机学院电子系正性胶与负性胶光刻图形的形成第3章 IC制造

16、工艺 合肥工业大学计算机学院电子系涂光刻胶的方法 光刻胶通过过滤器滴入晶圆中央，被真空吸盘吸牢的晶圆以2 0008 000r/min的高速旋转，从而使光刻胶均匀地涂在晶圆表面。图 3.6第3章 IC制造工艺 合肥工业大学计算机学院电子系二、曝光二、曝光：光源可以是可见光、紫外线、X射线和电子束。光量的大小和时间的长短取决于光刻胶的型号、厚度和成像深度。三、显影三、显影：晶圆用真空吸盘吸牢，高速旋转。将显影液喷射到晶圆上，即可实现显影操作。显影后，用清洁液喷洗。 四、烘干四、烘干：将显影液和清洁液全部蒸发掉。 光刻步骤二、三、四第3章 IC制造工艺 合肥工业大学计算机学院电子系3.3.2 曝光方

17、式接触与非接触两种方式 1. 接触式曝光接触式曝光 把掩膜以0.050.3标准大气压的压力压在涂光刻胶的晶圆上，曝光光源的波长在0.4m左右。 图3.7 接触式光刻示意图第3章 IC制造工艺 合肥工业大学计算机学院电子系曝光系统（下图）： 点光源产生的光经凹面镜反射得发散光束，再经透镜变成平行光束，经45折射后投射到工作台上。图 3.8第3章 IC制造工艺 合肥工业大学计算机学院电子系接触式曝光方式的图象偏差问题图39 原因：光束不平行，接触不密有间隙举例： =3，y+2d=10m， 则有 (y+2d)tg=0.5m第3章 IC制造工艺 合肥工业大学计算机学院电子系掩膜和晶圆之间实现理想接触的

18、制约因素q 掩膜本身不平坦； q 晶圆表面有轻微凸凹； q 掩膜和晶圆之间有灰尘。 第3章 IC制造工艺 合肥工业大学计算机学院电子系接触式曝光方式的掩膜磨损问题 掩膜和晶圆每次接触产生磨损，使掩膜可使用次数受到限制。第3章 IC制造工艺 合肥工业大学计算机学院电子系2非接触式光刻非接触式光刻（1）接近式：）接近式： 接近式光刻系统中，掩膜和晶圆之间有2050m的间隙间隙。这样，磨损问题就可以解决了。但分辨率下降，当3m时，无法工作。这是因为，根据惠更斯原理，如图所示，小孔成像，出现绕射，图形发生畸变。 图 3.10第3章 IC制造工艺 合肥工业大学计算机学院电子系缩小投影曝光系统（2）投影式

19、工作原理）投影式工作原理:n 水银灯光源通过聚光镜投射在掩膜上。n 掩膜比晶圆小，但比芯片大得多。在这个掩膜中，含有一个芯片或几个芯片的图案，称之为母版，即 reticle。n 光束通过掩膜后，进入一个缩小的透镜组，把 reticle 上的图案，缩小510倍，在晶圆上成像。图 3.11第3章 IC制造工艺 合肥工业大学计算机学院电子系缩小投影曝光系统的特点n 一次曝光只有一个Reticle 上的内容，也就是只有一个或几个芯片，生产量不高。n 由于一次曝光只有一个或几个芯片，要使全部晶圆面积曝光，就得步进。 步进包括XY工作台的分别以芯片长度和宽度为步长的移动和Reticle内容的重复曝光。n

20、投影方式分辨率高，且基片与掩膜间距较大，不存在掩膜磨损问题。第3章 IC制造工艺 合肥工业大学计算机学院电子系 关心每一步工艺对器件性能的影响，读懂PDK （工艺设计文件，Process Design Kits），挖掘工艺潜力。3.1 外延生长 3.2 掩膜版制作 3.3 光刻原理与流程 3.4 氧化氧化 3.5 淀积与刻蚀3.6 掺杂原理与工艺第3章 IC制造工艺 合肥工业大学计算机学院电子系图3.12场氧除了作为栅的绝缘材料外，二氧化硅在很多制造工序中可以作为保护层。在器件之间的区域，也可以生成一层称为“场氧”（FOX）的厚SiO2层，使后面的工序可以在其上制作互连线。第3章 IC制造工艺

21、 合肥工业大学计算机学院电子系 关心每一步工艺对器件性能的影响，读懂PDK （工艺设计文件，Process Design Kits），挖掘工艺潜力。3.1 外延生长 3.2 掩膜版制作 3.3 光刻原理与流程 3.4 氧化 3.5 淀积与刻蚀淀积与刻蚀3.6 掺杂原理与工艺第3章 IC制造工艺 合肥工业大学计算机学院电子系3.5 淀积与刻蚀（淀积与刻蚀（Etching） n 虽然掺杂的区域和PN结形成电路中的有源元件有源元件，但是需要各种其它的半导体、绝缘介质和导电层完成器件/电路的电器性能。n 常规的淀积层有：掺杂的硅层（外延层）、金属间的绝缘介质层（IMD）、金属间的导电连线、金属导体层和

22、最后的钝化层。第3章 IC制造工艺 合肥工业大学计算机学院电子系刻蚀的作用与被刻蚀的材料刻蚀的作用：刻蚀的作用： 制作不同的器件结构，如线条、接触孔、栅等。被刻蚀的材料：被刻蚀的材料： 半导体，绝缘体，金属等。刻蚀的两种方法：刻蚀的两种方法： 湿法和干法。第3章 IC制造工艺 合肥工业大学计算机学院电子系湿法刻蚀湿法刻蚀 首先要用适当（包含有可以分解表面薄层的反应物）的溶液浸润刻蚀面溶液浸润刻蚀面，然后清除被分解的材料。如SiO2在室温下可被HF酸刻蚀。 湿法刻蚀在VLSI制造中的问题： 接触孔的面积变得越来越小，抗蚀材料层中的小窗口会由于毛细作用而使得接触孔不能被有效的浸润。 被分解的材料不

23、能被有效的从反应区的小窗口内清除。第3章 IC制造工艺 合肥工业大学计算机学院电子系干法刻蚀干法刻蚀 分为：等离子体刻蚀、反应离子刻蚀（分为：等离子体刻蚀、反应离子刻蚀（RIE）等）等RIE发生在反应炉中，基片（晶圆）被放在一个已用氮气清洗过的托盘上，然后把托盘送进刻蚀室中，在那里托盘被接在下方的电极上。刻蚀气体通过左方的喷口进入刻蚀室。RIE的基板是带负电的。正离子受带负电的基板吸引，最终以近乎垂直的方向射入晶体，从而使刻蚀具有良好的方向性。 图3.12 反应离子刻蚀（RIE）第3章 IC制造工艺 合肥工业大学计算机学院电子系 关心每一步工艺对器件性能的影响，读懂PDK （工艺设计文件，Pr

24、ocess Design Kits），挖掘工艺潜力。3.1 外延生长 3.2 掩膜版制作 3.3 光刻原理与流程 3.4 氧化 3.5 淀积与刻蚀3.6 掺杂原理与工艺掺杂原理与工艺第3章 IC制造工艺 合肥工业大学计算机学院电子系3.6 掺杂原理与工艺掺杂原理与工艺掺杂目的掺杂目的 掺杂的目的是以形成特定导电能力的材料区域，包括N型或P型半导体层和绝缘层。是制作各种半导体器件和IC的基本工艺。 经过掺杂，原材料的部分原子被杂质原子代替，材料的导电类型决定于杂质的化合价，可用于制作隔离层。 掺杂可与外延生长同时进行，也可在其后进行，例如，双极性硅IC的掺杂过程主要在外延之后，而大多数GaAs及

25、InP器件和IC的掺杂与外延同时进行。 第3章 IC制造工艺 合肥工业大学计算机学院电子系1. 热扩散掺杂热扩散掺杂热扩散是最早使用也是最简单的掺杂工艺，主要用于Si工艺，施主杂质（五价元素）用磷（P）、砷（As）等，受主杂质（三价元素）可用硼（B）。为减少少数载流子的寿命，也可掺杂少量的金。扩散过程中，温度与时间是两个关键参数。在生产双极型硅IC时，至少要二次掺杂，一次是形成基区，另一次是形成发射区。在基区垂直方向上的掺杂浓度对于器件性能有重要意义。第3章 IC制造工艺 合肥工业大学计算机学院电子系图3.13 扩散炉 第3章 IC制造工艺 合肥工业大学计算机学院电子系2. 离子注入法离子注入法 离子注入技术是20世纪50年代开始研究，70年代进入工业应用阶段的。随着VLSI超精细加