第5讲 反相器

1、 Digital Integrated Circuits2ndInverter Digital Integrated Circuits2ndInverterq反相器是所有数字设计的核心反相器是所有数字设计的核心 一旦清楚了反相器的工作原理和性质，设计一旦清楚了反相器的工作原理和性质，设计其它逻辑门和复杂逻辑（加法器、乘法器和其它逻辑门和复杂逻辑（加法器、乘法器和微处理器等）就大大简化了。微处理器等）就大大简化了。 Digital Integrated Circuits2ndInverterqCMOS反相器的分析：反相器的分析： 成本：复杂度和面积成本：复杂度和面积 完整性和可靠性：静态特性完整

2、性和可靠性：静态特性 性能：动态特性性能：动态特性 能耗能耗q按比例缩小技术的影响按比例缩小技术的影响q反相器是分析组合逻辑和时序逻辑的基石反相器是分析组合逻辑和时序逻辑的基石 Digital Integrated Circuits2ndInverterq直观综述直观综述q电压传输特性（电压传输特性（VTC）q可靠性：静态特性可靠性：静态特性q性能：动态特性性能：动态特性q功耗和能耗延时积功耗和能耗延时积q按比例缩小技术以及对反相器的影响按比例缩小技术以及对反相器的影响 Digital Integrated Circuits2ndInverterVinVoutCLVDD Digital Int

3、egrated Circuits2ndInverterPolysiliconInOutVDDGNDPMOS2l lMetal 1NMOSOutInVDDPMOSNMOSContactsN Well Digital Integrated Circuits2ndInverterConnect in MetalShare power and groundAbut cellsVDD Digital Integrated Circuits2ndInverterVOL = 0VOH = VDDVM = f(Rn, Rp)Vin=VDDVin= 0VDDVoutRnVDDVoutRpOutInVDDPMOS

4、NMOS Digital Integrated Circuits2ndInverterqVswVDD 高噪声容限；高噪声容限；q无比逻辑：无比逻辑：Vout与晶体管的尺寸无关，所以可以与晶体管的尺寸无关，所以可以采用最小尺寸；采用最小尺寸；q只有一个晶体管导通只有一个晶体管导通低输出电阻低输出电阻=对噪声和对噪声和干扰不敏感；干扰不敏感；q输入是晶体管的栅极输入是晶体管的栅极非常高的输入电阻非常高的输入电阻无穷大的扇出（大扇出会增加延迟）；无穷大的扇出（大扇出会增加延迟）；q在在VDD和和VSS之间没有直接通路之间没有直接通路无静态功耗；无静态功耗； Digital Integrated Ci

5、rcuits2ndInvertertpHL = f(Ron.CL)= 0.69 RonCLVoutVoutRnRpVDDVDDVin=VDDVin=0(a) Low-to-high(b) High-to-lowCLCL Digital Integrated Circuits2ndInverterq负载电容是输出节点所有电容之和；负载电容是输出节点所有电容之和；q传输时间由通过电阻对电容的充放电决定传输时间由通过电阻对电容的充放电决定高速门需要小的输出电容和导通电阻；高速门需要小的输出电容和导通电阻；q晶体管的尺寸（晶体管的尺寸（W/L）影响门的动态行为；）影响门的动态行为；q注意：注意：MOS

6、管的导通电阻不是一个常数值。管的导通电阻不是一个常数值。 Digital Integrated Circuits2ndInverterq直观综述直观综述q电压传输特性（电压传输特性（VTC）q可靠性：静态特性可靠性：静态特性q性能：动态特性性能：动态特性q功耗和能耗延时积功耗和能耗延时积q按比例缩小技术以及对反相器的影响按比例缩小技术以及对反相器的影响 Digital Integrated Circuits2ndInverterVDSpIDpVGSp=-2.5VGSp=-1VDSpIDnVin=0Vin=1.5VoutIDnVin=0Vin=1.5Vin = VDD+VGSpIDn = - I

7、DpVout = VDD+VDSpVoutIDnVin = VDD+VGSpIDn = - IDpVout = VDD+VDSpOutInVDDPMOSNMOS Digital Integrated Circuits2ndInverterIDnVoutVin = 2.5Vin = 2Vin = 1.5Vin = 0Vin = 0.5Vin = 1NMOSVin = 0Vin = 0.5Vin = 1Vin = 1.5Vin = 2Vin = 2.5Vin = 1Vin = 1.5PMOS所有的工作点不是高电平输出，所有的工作点不是高电平输出，就是低电平输出。就是低电平输出。 Digital I

8、ntegrated Circuits2ndInverterVoutVin0.511.522.50.511.522.5NMOS resPMOS offNMOS satPMOS satNMOS offPMOS resNMOS satPMOS resNMOS resPMOS sat过渡区非常窄，过渡区非常窄，因为在开关过渡因为在开关过渡期间，具有高增期间，具有高增益。益。 Digital Integrated Circuits2ndInverterq直观综述直观综述q电压传输特性（电压传输特性（VTC）q可靠性：静态特性可靠性：静态特性q性能：动态特性性能：动态特性q功耗和能耗延时积功耗和能耗延时积

9、q按比例缩小技术以及对反相器的影响按比例缩小技术以及对反相器的影响 Digital Integrated Circuits2ndInverterVinVoutVinVM时，两个晶体管均处于饱时，两个晶体管均处于饱和状态，所以可以使用和状态，所以可以使用In(VinVM)Ip(VinVM) 来求解来求解)2()2()2(DSATTGSDSATDSATTGSoxDSATnDSATTGSoxsatDSATVVVkVVVVWCLVuVVVWCvI晶体管饱和电流公式（晶体管饱和电流公式（3.38): Digital Integrated Circuits2ndInverter开关阈值等于所希望值时要求的

10、开关阈值等于所希望值时要求的NMOS和和PMOS尺寸尺寸: Digital Integrated Circuits2ndInverter1001010.80.91.71.8MV (V)Wp/Wn5 . 32/0 . 14 . 025. 12/63. 043. 025. 10 . 163. 0/1030/10115)/()/(2626VVVAVALWLWnp Digital Integrated Circuits2ndInverterqVM对于器件尺寸的比值变化不敏感对于器件尺寸的比值变化不敏感 例如，前面的例子中如果尺寸比为例如，前面的例子中如果尺寸比为3

11、、2.5和和2，则，则VM分别为分别为1.22V、1.18V和和1.13Vq改变改变Wp对对Wn比值的影响是使比值的影响是使VTC的过渡的过渡区平移，增加区平移，增加PMOS或或NMOS的宽度使的宽度使VM分别移向分别移向VDD或或GND. Digital Integrated Circuits2ndInverter 通常要求通常要求(保证噪声容限保证噪声容限) VM=VDD/2。 VM对于器件尺寸的比值变化不敏感。因此对于器件尺寸的比值变化不敏感。因此pMOS通通常选择比常选择比VM=VDD/2所要求的尺寸小一些来减小面积。所要求的尺寸小一些来减小面积。 在某些情况下并不总是要求在某些情况下

12、并不总是要求VM=VDD/2。反相器的反相器的标准响应标准响应改变阈值改变阈值后的反相后的反相器的响应器的响应 Digital Integrated Circuits2ndInverterq电路工作时，由于存在干扰信号，使输入电平电路工作时，由于存在干扰信号，使输入电平偏离理想电平，影响输出电平；偏离理想电平，影响输出电平；q用噪声容限反映电路的抗干扰能力。噪声容限用噪声容限反映电路的抗干扰能力。噪声容限反映电路能承受的实际输入电平与理想逻辑电反映电路能承受的实际输入电平与理想逻辑电平的偏离范围。平的偏离范围。“ 0”VOLVILVIHVOHUndefinedRegion“ 1” Digita

13、l Integrated Circuits2ndInverterNoise margin highNoise margin lowVIH VILUndefinedRegion10VOH VOLNMHNMLGate OutputGate Input Digital Integrated Circuits2ndInverterVOHVOLVinVoutVMVILVIHA simplified approach Digital Integrated Circuits2ndInverter0)1)(2()1)(2(DDpoutpDSATpTpDDinDSATppoutnDSATnTninDSATnnV

14、VVVVVVkVVVVVklll关键参数是沟道长关键参数是沟道长度调制参数度调制参数;VDD和器件尺寸影和器件尺寸影响很小响很小;)2()2()1 ()1 (DSATpTpDDinDSATpppDSATnTninDSATnnnDDpoutpDSATppoutnDSATnninoutVVVVVkVVVVkVVVkVVkdVdVlllll求导并求解求导并求解VinVM，并忽略二次项，并忽略二次项在饱和区，增益与电流斜率关系很大，在饱和区，增益与电流斜率关系很大，因此不能忽略沟道长度调制系数因此不能忽略沟道长度调制系数 Digital Integrated Circuits2ndInverter00

15、.511.522.5-18-16-14-12-10-8-6-4-20Vin (V)gain Digital Integrated Circuits2ndInverter00.511.522.500.511.522.5Vin (V)Vout(V)Good PMOSBad NMOSGood NMOSBad PMOSNominal 器件参数的变化使开关器件参数的变化使开关阈值平移，这一特性确保了阈值平移，这一特性确保了门能在一个很宽范围的条件门能在一个很宽范围的条件下工作，这也是静态下工作，这也是静态CMOS门得以普遍使用的主要原因门得以普遍使用的主要原因. Digital Integrated C

16、ircuits2ndInverter00.000.0Vin (V)Vout (V)00.511.522.500.511.522.5Vin (V)Vout(V)Gain=-1反相器在过渡区的增益随电源电压降低而加大（公式反相器在过渡区的增益随电源电压降低而加大（公式5.10）VDD0.5V（只比晶体管的阈值高（只比晶体管的阈值高100mV时，过渡区宽度是电源电压的时，过渡区宽度是电源电压的10VDD2.5V时，加大到时，加大到17降低降低VDD可以改善反相器的直流特性。可以改善反相器的直流特性。 Digital Integrated Circuits2

17、ndInverterq不加区分的降低电源电压虽然对减少能耗有好不加区分的降低电源电压虽然对减少能耗有好处，但它会使门的延时加大；处，但它会使门的延时加大；q一旦电源电压和阈值电压变得可以比拟，直流一旦电源电压和阈值电压变得可以比拟，直流特性对器件参数的变化就变得越来越敏感；特性对器件参数的变化就变得越来越敏感；q降低电源电压意味着减小信号摆幅。虽然通常降低电源电压意味着减小信号摆幅。虽然通常可以帮助减少系统的内部噪声（如由串扰引起可以帮助减少系统的内部噪声（如由串扰引起的噪声），但它也使设计对并不减少的外部噪的噪声），但它也使设计对并不减少的外部噪声源更加敏感。声源更加敏感。 Digital

18、Integrated Circuits2ndInverterq直观综述直观综述q电压传输特性（电压传输特性（VTC）q可靠性：静态特性可靠性：静态特性q性能：动态特性性能：动态特性q功耗和能耗延时积功耗和能耗延时积q按比例缩小技术以及对反相器的影响按比例缩小技术以及对反相器的影响 Digital Integrated Circuits2ndInverter说明说明q这里的计算结果只是一个近似值，大约这里的计算结果只是一个近似值，大约有有2030的偏差。更为精确的结果，的偏差。更为精确的结果，可以使用可以使用SPICE仿真得到。仿真得到。q我们希望获得不同参数（尺寸，电阻，我们希望获得不同参数（

19、尺寸，电阻，电容等）对设计性能影响的定性分析方电容等）对设计性能影响的定性分析方法。法。 Digital Integrated Circuits2ndInverter Digital Integrated Circuits2ndInverterVDDVoutVin = VDDCLIavtpHL = CL Vswing/2IavCLkn VDD Digital Integrated Circuits2ndInverter Digital Integrated Circuits2ndInverter Digital Integrated Circuits2ndInverter00.511.522.

20、5x 10-10-0.500.511.522.53t (sec)Vout(V)tp = 0.69 CL (Reqn+Reqp)/2?tpLHtpHLVinVout Digital Integrated Circuits2ndInverterq在输出过渡的前半部分（至在输出过渡的前半部分（至50的点的点），晶体管），晶体管M1和和M2不是断开，就是饱不是断开，就是饱和。和。Cgd12只包括只包括M1和和M2的覆盖电容的覆盖电容.q在过渡期间，栅漏电容两端的电压向在过渡期间，栅漏电容两端的电压向相反的方向变化，因此这一浮空电容相反的方向变化，因此这一浮空电容上的电压变化是实际输出电压摆幅的上的电压

21、变化是实际输出电压摆幅的两倍。为了在输出节点上出现同样的两倍。为了在输出节点上出现同样的负载，接地电容必须是浮空电容的两负载，接地电容必须是浮空电容的两倍：倍： Cgd12 2CGD0W Digital Integrated Circuits2ndInverterq漏和体之间的电容来自反向偏置的漏和体之间的电容来自反向偏置的pn结，结，这样的电容是高度非线性的这样的电容是高度非线性的q使用线性电容替代使用线性电容替代0是内建电势，是内建电势，m是结的梯度系数是结的梯度系数P.59 3.10 3.11 Digital Integrated Circuits2ndInverterPolysilic

22、onInOutMetal1VDDGNDPMOSNMOS1.2 mm=2l l5l5l5l5l9l9l Digital Integrated Circuits2ndInverterq两个反相器之间的电容。由于两个反相器两个反相器之间的电容。由于两个反相器相邻（线很短），所以可以忽略不计；相邻（线很短），所以可以忽略不计；q如果连线很长，则不能忽略连线电容，需如果连线很长，则不能忽略连线电容，需要从版图中提取具体数值；要从版图中提取具体数值；q以后的讲课内容会有专门一部分讲互连线以后的讲课内容会有专门一部分讲互连线及其对电路的影响；及其对电路的影响；q从现在开始：工艺越来越先进，互连越来从现在开始

23、：工艺越来越先进，互连越来越重要。越重要。 Digital Integrated Circuits2ndInverter()()fan outgategateCCNMOSCPMOS一个简化的表达式一个简化的表达式0000()()GS nGD nnnoxGSpGD pppoxCCW L CCCW L C Digital Integrated Circuits2ndInverter Digital Integrated Circuits2ndInverter Digital Integrated Circuits2ndInverterDSATnnnLDSATnTnDDDSATnnnDDLLDSAT

24、nDDLeqpHLVkLWCVVVVkLWVCCIVCRt)/(52. 0)2/()/(52. 04369. 069. 0 Digital Integrated Circuits2ndInverter0.81.822.22.411.522.533.544.555.5VDD(V)tp(normalized) Digital Integrated Circuits2ndInverterq减小减小CL：精细的版图设计有助于减小扩散电容和：精细的版图设计有助于减小扩散电容和互连线电容，优秀的设计实践要求漏扩散区的面互连线电容，优秀的设计实践要求漏扩散区的面积越小越好；积越小越好；q

25、增加晶体管的增加晶体管的W/L：这是设计者手中最有力和最：这是设计者手中最有力和最有效的性能优化工具。有效的性能优化工具。 增加晶体管的尺寸也增加扩散电容。增加晶体管的尺寸也增加扩散电容。q提高电源电压提高电源电压 能量损耗。能量损耗。 增加电源电压超过一定程度后改善就会非常有限，因增加电源电压超过一定程度后改善就会非常有限，因而应当避免。而应当避免。 从可靠性方面考虑，氧化层击穿和热载流子效应等问从可靠性方面考虑，氧化层击穿和热载流子效应等问题迫使在深亚微米工艺中电源电压要规定严格上限。题迫使在深亚微米工艺中电源电压要规定严格上限。 Digital Integrated Circuits2n

26、dInverterqNMOS与PMOS的比qPMOS较宽得到对称的VTC并且翻转延时相等。q但是，传播延时是否最小？但是，传播延时是否最小？ Digital Integrated Circuits2ndInverter11.522.533.544.5533.544.55x 10-11tp(sec)tpLHtpHLtp = Wp/Wn Digital Integrated Circuits2ndInverter Digital Integrated Circuits2ndInverter1.反相器的本征延时反相器的本征延时tp0与门的尺寸无关，而只取决于工艺以及与门的尺寸无关，而只取决于工艺以及

27、版图。版图。2.使使S无穷大将达到最大的性能改善，因为消除了任何外部负载无穷大将达到最大的性能改善，因为消除了任何外部负载的影响，使延时减小到只有本征延时。的影响，使延时减小到只有本征延时。 Digital Integrated Circuits2ndInverter24681012142.83.8x 10-11Stp(sec)(for fixed load)Self-loading effect:Intrinsic capacitancesdominate Digital Integrated Circuits2ndInverter有效扇出有效扇出输入

28、栅电容与本征输出电容的关系：输入栅电容与本征输出电容的关系：外部负载电容即为下一级反相器的输入电容，并与尺寸成正比。外部负载电容即为下一级反相器的输入电容，并与尺寸成正比。f为等效扇出，为等效扇出，反相器的延时：反相器的延时： Digital Integrated Circuits2ndInverterCLIf CL is given:（如果给定（如果给定CL）- How many stages are needed to minimize the delay? （需要多少级逻辑可以使延时最小？）（需要多少级逻辑可以使延时最小？）- How to size the inverters? （反相

29、器之间的大小关系怎样？）（反相器之间的大小关系怎样？）May need some additional constraints.InOut Digital Integrated Circuits2ndInverterCLInOut12Ntp = tp1 + tp2 + + tpNjginjginunitunitpjCCCRt,1,1LNginNijginjginpNjjppCC CCttt1,1,1,01,1 Digital Integrated Circuits2ndInverterDelay equation has N - 1 unknowns, Cgin,2 Cgin,NMinimiz

30、e the delay, find N - 1 partial derivativesResult: Cgin,j+1/Cgin,j = Cgin,j/Cgin,j-1Size of each stage is the geometric mean of two neighbors- each stage has the same effective fanout (Cout/Cin)- each stage has the same delay1,1,jginjginjginCCCN1个未知数：个未知数：Cg,2,Cg,N为了得到最小延时，通过求为了得到最小延时，通过求N1次偏微分，并都等于

31、次偏微分，并都等于0每个反相器的最优尺寸是与它相临的两每个反相器的最优尺寸是与它相临的两个反相器尺寸的几何平均数个反相器尺寸的几何平均数.LNginNijginjginpNjjppCC CCttt1,1,1,01,1 Digital Integrated Circuits2ndInverter1 ,/ginLNCCFf当当Cg1和和CL已知时，则存在以下关系：已知时，则存在以下关系：NFf 反相器链的最小延时：反相器链的最小延时：尺寸系数即等效扇出为尺寸系数即等效扇出为:CLInOut12N,1001,1=1/Ngin jNpppigin jCttNtFC Digital Integrated

32、 Circuits2ndInverterCL= 8 C1InOutC11ff2283fCL/C1 has to be evenly distributed across N = 3 stages: Digital Integrated Circuits2ndInverterFor a given load, CL and given input capacitance CinFind optimal sizing ffffFtFNttpNpplnlnln1/0/100ln1lnln20fffFtftppFor = 0, N = lnFfFNCfCFCinNinLlnln with ff1exp

33、 Digital Integrated Circuits2ndInverterOptimum f for given process defined by ff1expfopt = 3.6for =1With Self-Loading =1 Digital Integrated Circuits2ndInverter/10NppFNtt Digital Integrated Circuits2ndInverter111186464646442.881622.6Nftp164652818341542.815.3 Digital Integrated Circuits2ndInverter Dig

34、ital Integrated Circuits2ndInverterq直观综述直观综述q电压传输特性（电压传输特性（VTC）q可靠性：静态特性可靠性：静态特性q性能：动态特性性能：动态特性q功耗和能耗延时积功耗和能耗延时积q按比例缩小技术以及对反相器的影响按比例缩小技术以及对反相器的影响 Digital Integrated Circuits2ndInverterq动态功耗动态功耗 对电容进行充放电所消耗的能量对电容进行充放电所消耗的能量q短路功耗短路功耗 在开关翻转期间，电源、地之间的直流电流在开关翻转期间，电源、地之间的直流电流功耗功耗q漏电流功耗（静态功耗）漏电流功耗（静态功耗） 二极

35、管和晶体管的漏电流功耗二极管和晶体管的漏电流功耗 Digital Integrated Circuits2ndInverterEnergy/transition = CL * Vdd2Power = Energy/transition * f = CL * Vdd2 * fVinVoutCLVdd通过减小通过减小 CL,VDD，和，和f来减小功耗来减小功耗.不是晶体管尺寸的函数不是晶体管尺寸的函数首先假设输入的上升和下降时间都为0，即两个晶体管不可能同时导通 Digital Integrated Circuits2ndInverterq工作频率越来越高，即工作频率越来越高，即f越来越大越来越大

36、.q器件密度越来越高，芯片上的总电容（器件密度越来越高，芯片上的总电容（CL）也在）也在增加。增加。例：例：0.25m CMOS芯片，芯片，f500MHz，平均负载，平均负载电容电容15pF/门，扇出为门，扇出为4，Vdd2.5V，每门功耗大，每门功耗大约约50 w。百万门设计，。百万门设计，50w！ Digital Integrated Circuits2ndInverter等效电容，表示了每个时钟等效电容，表示了每个时钟周期发生开关的平均电容周期发生开关的平均电容0.25 Digital Integrated Circuits2ndInverterqPdyn正比于正比于Vdd2，降低，降低

37、Vdd（假设维持时钟频率不变）（假设维持时钟频率不变） Vdd比阈值电压高很多，没问题；比阈值电压高很多，没问题； Vdd一旦接近一旦接近2VT，性能严重降低，性能严重降低q当当Vdd下降受限于性能时，下降受限于性能时， 只能减小等效电容只能减小等效电容减小实际电容和翻转活动性减小实际电容和翻转活动性0.81.822.22.411.522.533.544.555.5VDD(V)tp(normalized)在逻辑和结构的抽象在逻辑和结构的抽象层次上实现层次上实现有利于改有利于改善电路的善电路的性能性能实际上，保持最小尺寸，会实际上，保持最小尺寸，会影响电路的性能，通过逻辑影响

38、电路的性能，通过逻辑或结构上的加速来解决或结构上的加速来解决 Digital Integrated Circuits2ndInverterqGoal: Minimize Energy of whole circuit Design parameters: f and VDD tp tpref of circuit with f=1 and VDD =Vref1Cg1InfCextOutTEDDDDpppVVVtfFftt0011由公式（由公式（5.21)推导出的近推导出的近似表达式似表达式VTEVTVDSAT/2 Digital Integrated Circuits2ndInverterq性

39、能约束性能约束 ( =1)1323200FfFfVVVVVVFfFfttttTEDDTErefrefDDrefppprefp建立了尺寸系数建立了尺寸系数f和电源电压之间的关系和电源电压之间的关系 Digital Integrated Circuits2ndInverter 这些曲线都有一个明显的最小值。从最小尺寸起增加反相器这些曲线都有一个明显的最小值。从最小尺寸起增加反相器的尺寸最初会使性能提高，因此允许降低电源电压。这在达到最的尺寸最初会使性能提高，因此允许降低电源电压。这在达到最优尺寸优尺寸fF1/2之前都是有效的。进一步加大器件尺寸只会增加自之前都是有效的。进一步加大器件尺寸只会增加自

40、载系数而降低性能，因此需要提高电源电压。载系数而降低性能，因此需要提高电源电压。 Digital Integrated Circuits2ndInverterFFfVVEEFfCVErefDDrefgDD42211212 Digital Integrated Circuits2ndInverterq改变器件尺寸并降低电源电压是减小逻辑改变器件尺寸并降低电源电压是减小逻辑电路能耗的有效方法。电路能耗的有效方法。q在最优值之外过多的加大晶体管尺寸会付在最优值之外过多的加大晶体管尺寸会付出较大的能量代价。出较大的能量代价。q考虑能量时的最优尺寸系数小于考虑性能考虑能量时的最优尺寸系数小于考虑性能时的

41、最优尺寸系数，在时的最优尺寸系数，在F较大时尤其如此较大时尤其如此 例如当扇出为例如当扇出为20时，时，fopt（能量）（能量）3.53；而；而fopt（性能）（性能）4.47。 一旦一旦Vdd开始接近开始接近VTE，加大器件尺寸只能很少，加大器件尺寸只能很少地降低电压，因此能耗的降低也很少。地降低电压，因此能耗的降低也很少。 Digital Integrated Circuits2ndInverterq在实际设计中，输入波形的上升和下降时在实际设计中，输入波形的上升和下降时间不为零。间不为零。q输入信号斜率不为无穷大造成了在开关过输入信号斜率不为无穷大造成了在开关过程中在程中在VDD和和VS

42、S之间在短期内出现一条直之间在短期内出现一条直接通路，此时两个接通路，此时两个MOS管同时导通，导致管同时导通，导致能量的消耗。能量的消耗。 Digital Integrated Circuits2ndInverter每个开关周期消耗的能量：每个开关周期消耗的能量：平均功耗：平均功耗：两个器件同时导通的时间：两个器件同时导通的时间：由器件的饱和电流由器件的饱和电流决定，因此正比于决定，因此正比于晶体管的尺寸晶体管的尺寸ts:0100的翻转时间的翻转时间 Digital Integrated Circuits2ndInverter输入在输出开始改变之前就输入在输出开始改变之前就已经通过了过渡区，这一时已经通过了过渡区，这一时期期PMOS的源漏电压近似的源漏电压近似为为0，该器件还没有传导任何，该器件还没有传导任何电流就断开了。电流就断开了。PMOS器件的源漏电压在器件的源漏电压在翻转器件的大部分时间内等翻转器件的大部分时间内等于于Vdd，从而引起了最大的，从而引起了最大的短路电流（等于短路电流（等于PMOS的饱的饱和电流）。和电流）。 Digital Integrated Circuits2ndInverter结论：使输出的上升结论：使输出的上升/下降时间大下降时间大于输入的下降于输入的下降/上升时间可以使