TEC-XP试验机硬件组成工作原理

1、TEC-XP 实验机硬件组成的工作原理学院： 班级： 学号： 姓名：目录综述： 11、运算器部件 32、控制器部件 43、存储器部件 64、串行接口线路 75、总线 85.1 数据总线 95.2 地址总线 95.3 控制总线 105.4 内部总线 10附录： 11控制器部件（2种薄型）运算罂部件存储器部件行口电瞄.直电用VIIDL描 述功能.用 FPG4器件 实现第2个 CPT系统肛匚36位抨制信号开关辅助电跻* '这个系统的优 点在于修改已 有设订或增加 新的指令等.主要表现为修 改ABEL或 VHDL语音的 程序源码，编 译后重新下载 即可，受布线 影啊小，教学 实脸效率高.效果会

2、更好.综述:TEC-X的清华大学科教仪器厂和清华大学计算机系联合研制。该实验系统重 点用于计算机组成原理和计算机系统结构等课程的硬件教学实验， 还支持监控程 序、汇编语言程序设计、BASICS级语言程序设计等软件方便的教学实验。TEC-XP（统的硬件系统由以下几个基本部分组成：运算器部件、控制器部件、内存储器系统和串行接口线路，各个部分被划分在电路板的不同区域TEC-X敢计算机系统其外观如图1所示:TEC-XP+教学计算机系统图1. TEC-XP+教学计算机系统外观图其系统基本组成部分的结构框图如图2所示:/RD /WR C/D RESETAR15AR13AR6AR4TxDAR7/CE0AR1

3、58CLK8251TxC/MMREQ控制总线/IOR/GARRxC选Vcc153.6kHzRAM15 RAM0AB120/CS0,/CS1 ,.Q15 Q0 CinR139/CS0F=0000Y58C6558C65Cy,OVR,F1529012901_1SSH SCISST58C6558C6/cs ?C Z V S290/CS1244244RAM0/YTOIBT/WEIB158/FTOIB/MIO245IR15-8IR7-02910MAPROM244244微指令地址SCI10T3-T0CM1开开关/SWTOIB153.6kHz效据307.2KHzSCC CI3-0CK2CLK2 IR15IR8

4、RESET C_M#数据DC2DC14StartSCC GAL377MIO REQ WE/SWTOIB /YTOIB/GIR /GAR Step Reset StartCZS INT#/IRLTOIB /FTOIBQ15RAM15RAM0 , Q15 F15, Cy, CRAM0,RAM15, Q0 F15,Cy,F=0,OVR IB7IB4Qc Qd"-Qb Qa C D 161 B A/ /Load/GARI04" CLK IIO芯片片选/CE0,/CE1,/MIO REQ /WESHIFTFLAG/MMREQ, /IOREQ/MRD , /WE, /RD, /WR/M

5、AP下地址CM0290 1 _12-8H IB70244244/IRLTOIBA30B30I8I0SST20SSH.CLKTimingMACH 435IR30 C_M#当前微地址显示MAX202/YTOIB61166116符号扩展DB158DB702451.8432MHzVcc GND图2. TEC-XP教学计算机的硬件组成线路1、运算器部件从图3可以看到，教学计算机运算器部件其主体为4片 4位的运算器芯片Am290彼此申接构成，每片Am2901芯片内含完成算术和逻辑运算功能的 ALU双 端口控制读出、单端口控制写入的16 个累加器，和完成乘除法运算的乘商寄存器等功能部件，而且每片Am290还

6、可以接收来自内部总线 旧 的4位输入数据，其 4 位输出都直接送到地址寄存器AR 的不同字段（AR 不属于运算器的组成部分， 图中用虚线框表示）， 并且经过支持三态功能的开关门电路送到内部总线IB。从功能和组成两个方面都比较好地体现了运算器部件的教学内容。它输出16位的数据运算的结果（用Y表示）和4个结果特征位（用Cy、F=000O OVER F15标志），它白输入（用 咏示）只能来自于内部总线。确定运算器运算 的数据来源、运算功能、结果处置方案，需要使用控制器提供的I8I0 、 B3B0、A3AQft 17个信号。从图 2 清楚可以看到运算器，它只能接收教学机内部总线IB 送来的 16 位数

7、据，它的输出直接连接到地址寄存器AR勺输入引脚，用于提供地址总线的信息来 源。或者经过2个8位的24瑞件的控制被送到内部总线IB,用于把运算器中的数 据或者运算结果写入内存储器或者输入输出接口芯片。运算器产生的4个结果特征位的信息需要保存，为此必须设置一个4位的标志寄存器FLAG用于彳存这4位结果特征信息，标志寄存器的输出分别用 C、Z、V、 S表示。FLAG的输出可以经过一个8位的开关门送到内部总线 旧。控制标志寄存 器何时和如何接收送给它的信息，需要使用控制器提供的 SST2SST0位信号。运算器还需要按照指令执行的要求，正确地得到最低位的进位输入信号，最低位和最高位的移位输入信号，为此还

8、需要配置另外一个标示为 SHIFT勺线路， 在控制器提供的SSHDSCIISCI0E位信号的控制下，产生运算器最低位的进位输 入信号，最低位和最高位的移位输入信号。2、控制器部件教学计算机支持微程序的和组合逻辑的两种控制器，构成比较复杂，并可以通过拨动一个开关完成两种控制器之间的切换。在选用器件时，微程序方案中选用了美国 AM公司的微程序定序器Am290芯 片，保证微程序设计的规范与实用性；控存体选用只读存储器（ ROM芯片，通 过对该RO的编程写入方式支持动态微程序设计；微程序的控制器主要由程序计 数器PC指令寄存器IR、48位的控制存储器、48位的微指令寄存器、微指令的下 地址逻辑线路等组

9、成。组合逻辑方案中，节拍逻辑与时序控制信号形成部件（组合逻辑线路）选用 了 GAL20V8场可编程器件和 Macro Array CMOS High density （简写为 MACH 器 件，这对简化控制器的逻辑设计与实现至关重要；组合逻辑的控制器主要由程序计数器PG指令寄存器IR、节拍发生器Timing、和时序控制信号产生部件MACH435 （或MACH5芯片等组成。两种控制器主要线路都集中到一片高集成度 MACHS件中实现，其中MACH 件内部功能实现如图4。在MACH5片之外，还用到了确定微指令执行次序的一片Am2910芯片，用作指令寄存器IR的2片8位的寄存器电路，1片传送IR低位

10、字节内容到内部总线 旧的开关门电路。指令寄存器接收从内存储器读出并传送 到内部总线旧 的指令，其全部16位输出送到MACH5片的输入引脚，其低8位 内容还要经一个开关门送到内部总线旧。CIK微指令地比图4.在MACH芯片内实现32位的控制存储器和微指令寄存器从图5可以看到,MACHS件内部包含有微程序控制器中的控制存储器、微指令寄存器、映射指令操作码为微指令地址的MAPROMT生微指令是否转移信号CC 的SCCgal实现微指令字中的下条微指令地址和 MAPROMJ出的下条微指令地址 二者选其一的功能几个部分的功能线路；包含有组合逻辑控制器的节拍发生器 Timing、控制信号产生部件两部分线路；

11、此外还实现了把两种控制器各自提供的 32位控制信号进行二者选其一的功能。8个个不示S个指：TB个指示灯细合是擀柠制片1中 产生电哧SCCgilMAPEOMTiiniiL：MACH器件麓位二选一电路中断线路DC1nt措用灯1 CLKIR7-0IKUoIB入内部总战IB .图5.教学机计算机控制器的总体组成3、存储器部件出于简化和容易实现的目的，教学计算机存储器部件在设计时选用静态存储 器芯片实现内存储器系统，包括了唯读存储区（ROM存放监控程序等）和随读 写存储区（RAM两部分其存储体部分；ROM存储区由容量为8k字节的4片58C65 （或28C64芯片组成，RAM存储区由容量为2k字节的2片6

12、116芯片组成。另外2 片58C65K片主要用于扩展存储器容量的教学实验。存储器的惟读存储区，用于 存放教学计的监控程序，地址从0单元开始，故其片选型号为/CS0,即地址的最高3位是000。这2片芯片应处于常读状态，它的/OE引脚接地。存储器的随机读写 存储区，用于保存用户读写的数据和作为监控程序的系统工作区，包括系统堆栈和用户堆栈数据。这个存储区的地址从 2000HF始，其片选信号为/CS1,即地址 的最高3位是001。这两个芯片的读写控制信号/MWEO允许输出信号/OE,是由控 制总线的信号MIQ REQ WE口主时钟信号CLK同产生的。存储器和串行接口线 路的组成如图6所示：内存和盘口堪

13、1命今内存片选 IffV711 SI3Klikl82>57+LSns74LS139Mlt3 RLQ WE求HALU的输出nlclS25l16板地址总或ARDB总线指示灯AB扃续指示灯s即小CPU系统1。位成在总线DB74LS245内潘总线IB图6.内存储器和串行接口电路4、串行接口线路教学计算机的串行接口线路，选用2片Intel-8251芯片实现，支持2路申行输 入输出操作，第一个串口的端口地址分配为 80h/81h,其片选信号是产生IO接口 芯片片选信号的译码器的译码输出/CE0;第二个串口的端口地址可以由用户选 择，其用行口的IO端口地址可以从剩余的7个片选信号中选择，当选用2路串行

14、接 口输入时其操作流程如图7。串行接口芯片在一个方向上与主机的数据总线的低 8 位连接，在另一个方向上经电平转换芯片MAX202设备的串行数据线相连接。该 芯片要使用2个频率的脉冲信号，分别接到其CP5I脚和RxC TxC5l脚，这两路脉 冲是由计数器器件74LS16假供的。控制该芯片读操彳还是写操作是分别由 /RD 和/W双定的。该芯片内有4个寄存器，其中有2个数据缓冲器分别用于存放输入、 输出的数据，另外2个寄存器分别用于存放控制命令、接口的运行的状态，到底 读写哪2个寄存器，是通过IO端口的最低一位的值决定的，当把这位地址接到该 芯片的C/D引脚时，该位地址为0时，执行读写输入或者输出数

15、据缓冲器，为1时 是读状态寄存器或者写命令寄存器。为此需要把地址总线的最低位接到该芯片的 C/D引脚，用它来实现上述的控制功能。图7.用2路串行接口完成输入输出操作的程序流程图5、总线在教学计算机总线部件设计中，选用数据总线、地址总线、控制总线和内部 总线共四部分组成，保证教学机的正常运行并体现出总线设计的基本原理。 图i.i 给出了各个部件如何通过总线相互连接在一起， 构成一台能够正常运行的计算机系统。5.1 数据总线数据总线被划分成内部总线旧（在CPL侧）和外部总线DB （在存储器和用行接口一侧）两部分，它们之间通过2片 8位的双向三态门电路连接在一起。3组存储器芯片的数据输入输出引脚都直

16、接连接在一起，连接到16位的数据总线DB上，串行接口芯片的8位数据输入输出引脚只与数据总线 DB勺低8位（DB7-DB遮8 位）相连接。数据总线的一端直接连接着内存储器芯片的和IO接口芯片的数据线 引脚， 用于完成对这些芯片的读写操作。读操作时，从芯片内读出的数据将被首先放到数据总线上，写操作时，已经出现在数据总线上的数据将被写入到相关的器件中；数据总线的另一端接到了两片245器件的16个数据线引脚，用于通过内部总线和CP廉统进行通讯。做输入输出操作的教学实验或者内存储器的教学实验，往往需要插拔器件和接线，难免出错，设置245器件可以有效地隔离这里的错误对CP原统的损坏。5.2 地址总线地址总

17、线用于CP廉统向内存储器或者IO接口提供地址信息。16位的内存地 址中的最高3位被连接到产生内存片选信号的74LS13斓号的三 八译码器，3位地 址输入将产生8个片选信号，可以选择8组存储器芯片。低 13位地址被连接到每个内存芯片的地址线引脚，用于选择每个芯片内的8192个存储单元。请注意， 6116芯片只有11个地址线引脚，它只使用最低的11位地址总线，另外的2位未被使用。8位的IO端口地址中的高4位连接到用于产生IO片选的74LS138®号的三 八译码器， 其中最高一位被连接到控制该器件是否译码的引脚，高电平有效，因此有效的IO端口地址的最高位必须为1。余下的3位用作为译码输入信

18、号，可以产生8个 译码输出信号，故系统最多可能支持8个IO接口芯片。IO端口的最低4位用于选择 每个接口芯片内的不同寄存器，因此每个接口芯片最多可使用16个端口地址。每个串行接口芯片只是用2个端口地址，其余14个不被使用。5.3 控制总线控制总线用于给出总线周期的类型和一次读、写操作是否结束的信号，是把控制器提供的3位控制信号送1片双二-四译码器得到的，以决定有无内存或接口读写，若有，是内存和还是接口工作，执行的是读还是写操作。CPU&出的控制总线的信号由MIO、REQ口 WE&成。5.4 内部总线内部总线在我们这里，它是数据总线在 CPUJ部的体现，二者通过一个双向 的三态门

19、电路74LS245f目互连接。当245器件的MIO空制信号为高电平时，245使内 部和外部总线处于断开状态，相互不能传送数据，仅在该控制信号为低电平时，内部和外部总线处于连通状态，可以传送数据。此时数据的传送方向受245的另外一个控制信号W的控制，该信号为高电平时，数据从内部总线传送到外部总线，该信号为低电平时，数据从外部总线传送到内部总线。在内部总线和外部总线之间设置245器件，有利于防止在完成内存储器实验或者接口实验时损坏CPU勺线路。在译码器DC1 勺译码信号的控制下，内部总线可以从运算器的输出、8位的机 器状态字的输出（4个标志位和2位的中断优先级）、中断向量表的起始地址、指令寄存器的

20、低8位的输出（此时高8位可能是符号位扩展信息）、 16位的手拨开关输入数据五路信息之中选择其一作为自己的数据来源，也可以在MIOF口W两位控制信号的控制下，接受从外部数据总线传送来的数据。16位的内部总线被连接到运算器的数据输入引脚、指令寄存器的输入引脚、机器状态字线路的输入引脚，还有两个245器件的16个引脚。内部总线上的信息，可以被哪一个寄存器或者线路接收，是由DC群码器的译码输出信号控制的，是否被传送到外部总线是由MIO 和W两个信号决定的。教学机硬件系统组成和数据通路一二二-4 A 内舐总建旦图8.各功能部件之间的连接关系与信息传递路径附录:1、74LS245相关信息简介:54/742

21、45双向总线发送器/接收器（3S）简要说明：245为三态输出的八组总线收发器，其主要电器特性的典型值如下（不同厂家具体值有差别）：型号tplhtphlPD54LS245/74LS2458ns8ns275mW引出端符号：AA总线端BB总线端DIR/G三态允许端（低电平有效）方向控制端逻辑图:ENAait双列直插封装极限值：电源电压7V输入电压7V输出高阻态时高电平电压5.5V功能表:bl 申 9& rect Ion Con trot DIRLLB da la to A bgLHA date Ip B busHXbdiion推荐工作条件:54LS24.S7LS245单位最小不电源电压5M_

22、3 5 5,W5V744.75 5 525输入向电平电' HV输入低电平电叫一540.7V74ag输出高电平电流Toh?4-12ttlA74-15输出低电平电流1-075412mA7424动态特性(Ta = 25 C)琴费恻试条件LS245单位最大询十件抵到高传箱延火时间Vvc =5VG05pFRT -f7 Q12 nsIe输出由高到低传输延迟时间12 m1，二h输出由吕回志壬悟允订球间IG ns1P7T输出由高阻态到祇允许时间4C ns1呻输出由高到高阻态禁止时间Vcc-5V Cr-5pF Rr=W G'* TlvM.麻i出由低当阻&禁止时间25 n>静态工作(

23、Ta为工作环境温度范围)参数测试条件川LU5单值最小最大"熊人数位电电生 事后电玉Vut匚=最小 1 lt=-l Sni A-最小_ 一| J0 2 %卜TVV布输出高电平电压Vls 最小.%=最尢 Xw=：V.T(>h= _b -iiiiuA24 V1, 7lLf JrL m T|T dhVcc=最小,"=最 大，V*2VJ=最大0.4V 口副，1庶里r电比740.5上最大输 入的时 输出电流A.B VXcc5t=55V0JtliADIRJG"TV0.1It输入高申平电流片*=最尢 VTH=2.7V20uAM.输入低电平电流喝工1最尢%n =CU'

24、-0.2mA.b.獭出起婚电流v口:=最大-40-25mA卜才渐出高阻态时高 电平电流V« =最大，Vtk=2V %最大，VT7V20uAm打输出高阻态时低 电平电流Mx =最大，VcwGV.Viin 最大 ，Vo=0.4V-2(MuAlev电源电流Vcc =最大所有输出均为高电平70mA所有输出均为1氐地平90所有输出均为高阻态96E：测试条件申的“最小融和“最大”用推存工作条件中的相应值,2、74LS244相关信息简介：单向总线驱动器74LS244面值表；Input?OutputGAYL L tiLHXLMZL二低遥辑电平H二高嗖患电平X二高或低的避辑电平3 =高阻抗741sM4

25、弓四E3及引脚功於1AC1A4,2Ar2A4 输久端“L /2G三态允注瑞（低电平司教）lYriY4,2YC2Y4 输出端Mcc 2G ”1 7A4 1¥2 之2 W3 242 IY4 2A1图17424a建辑副脚功熊图推荐工作参数:符号参数最小值典型值最大值单位VCC电源电压4.7555.25VVIH输入局电平电压2-VVIL输入低电平平压-VIOH输出局电平电流-0.8mAIOL输出低电平电流-24mATA工作温度-70C电器参数:号参数洌过生神0小0a小 值单ftVI尔:如I: -占-1.5勒Ftd号 WT一 一 VT-双=3£U0,1a. 4VCC -工皿 VIH

26、=V1L =心工 工X - -1一占 A I 1-V,uE孝二市三:不MVCC = SIw VIH =出K HL * 3 工胃 2 -1-r£ . *YV0C - lit. TIH = 3ti 7U = XX：=-一VCC = 3liu VIL S 乂"10： = 1Z».Q 4VIQ-二-一一IZZH整日高左看球英弟=隼消帮二五干毛小毛尸包月-Yiu踮=XuVO s H TV-2.P *VIL = k VIH = 47(j => i一一U A二 I秀文苴%*壬封老汽一TC 二端VI = ?Y-0.1m过久荒串不唯FVCC 1uVI = 2. TV:J，.口

27、言入书邛流V2C =39ii:二-2.：7,:J，I8H二三三考广'：C - l!n %*。=.)-4&- 一“5I 1 SIR.=-T =辱T".二二T 口j "ZfftEuts 5pe nl *J.-LiI!I I ;二L>uipi:zi LOT-«AiDl Eabll-3-j £.u u'43、6116相关信息简介：HM611是一种2K*8位的高速静态CMOS机存取存储器，其基本特征是：(1)高速度 存取时间为100ns/120ns/150ns/200ns(分别以6116-10、 6116-12、6116-15、611

28、6-20 为标志)。(2)低功耗运行时间为150mW空载时为100mW(3)与TTL容。(4)管脚收出与标准的2K*8b的芯片(例如，2716芯片兼容)。(5)完全静态一一无须时钟脉冲与定时选通脉冲。(6) HM6116r11 条地址线(A0A10、8条数据线(I/O1I/O8 )、1 条电源 线、1条接地线GND口3条控制线一一片选信号CE写允许信号WE口输出允许信号 OE 3条控制线低电平有效)。这3个控制信号的组合控制HM611的片的工作方式，如下表:CEOEWE方式I/O引脚HXX待用(未选中)高阻读出DoutL XL写入Din4、74LS139相关信息简介：54/74LS139为2线

29、4线译码器,也可作数据分配器。其主要电特性的典型值如下：型号 54LS139/74LS139传递延迟时间22ns功耗34mW当选通端（G1）为高电平，可将地址端（A、B）的二进制编码在一个对应的 输出端以低电平译出。若将选通端（G1）作为数据/&入端时，139还可作数据分配器。74LS139gl脚图：图1管脚图引出端符号：A、B:译码地址输入端G1、G2 :选通端（低电平有效）Y0Y3:译码输出端（低电平有效）74LS13汕部逻辑图：LS138ENABLE INPUTSSELECT INPUTS乌>一Lt>1¥Ton图2内部逻辑引脚功能74LS13如气参数:建议操作条件:符号参数最小值典型值最大值单位VCC电源电压4.7555.25VVIH输入局电平电压2-VVIL输入低电平平压-0.8VIOH输出局电平电流-0.4mAIOL输出低电平电流-24mATA工作温度-70C电气参数:符号参数测试条件典型值最大值单位VI输入钳位电压VCC = M