二极管电阻的与门和或门电路学习教案

1、会计学1二极管电阻二极管电阻(dinz)的与门和或门电路的与门和或门电路第一页，共50页。第1页/共49页第二页，共50页。第2页/共49页第三页，共50页。二极管与门和或门电路的缺点：二极管与门和或门电路的缺点：（1 1）在多个）在多个(du )(du )门串接使用时，会出现低电平偏离标准数值的情况。门串接使用时，会出现低电平偏离标准数值的情况。（2 2）负载能力差）负载能力差第3页/共49页第四页，共50页。解决办法：解决办法：将二极管与门（或门）电路和三极管非门电路组合将二极管与门（或门）电路和三极管非门电路组合(zh)(zh)起来。起来。第4页/共49页第五页，共50页。CBAL工作工

2、作(gngzu)原理：原理： （1）当）当A、B、C全接为高电平全接为高电平5V时，二极管时，二极管D1D3都截止，而都截止，而D4、D5和和T导通，且导通，且T为饱和导通，为饱和导通， VL，即输出低电平。，即输出低电平。（2）A、B、C中只要有一个为低电平时，则中只要有一个为低电平时，则VP1V，从而使，从而使D4、D5和和T都截止，都截止，VL=VCC=5V，即输出高电平。，即输出高电平。所以该电路满足与非逻辑关系，即：所以该电路满足与非逻辑关系，即：第5页/共49页第六页，共50页。一、TTL与非门的基本(jbn)结构及工作原理1TTL与非门的基本(jbn)结构第6页/共49页第七页，

3、共50页。第7页/共49页第八页，共50页。2 2TTL与非门的逻辑关系与非门的逻辑关系（1 1）输入全为高电平）输入全为高电平V V时。时。 T2 T2、T3T3导通，导通，VB1VB1（V V ），），由于由于T3T3饱和导通，输出饱和导通，输出(shch)(shch)电压为：电压为：VO=VCES3VVO=VCES3V这时这时T2T2也饱和导通，也饱和导通，故有故有VC2=VE2+ VCE2=1VVC2=VE2+ VCE2=1V。使使T4T4和二极管和二极管D D都截止。都截止。实现了与非门的逻辑功能之一：实现了与非门的逻辑功能之一：输入全为高电平时，输入全为高电平时，输出输出(shch

4、)(shch)为低电平。为低电平。第8页/共49页第九页，共50页。CBAL该发射结导通，该发射结导通，VB1=1VVB1=1V。所以。所以T2T2、T3T3都截止。由于都截止。由于T2T2截止，流过截止，流过RC2RC2的电流的电流较小，可以忽略，所以较小，可以忽略，所以VB4VCC=5V VB4VCC=5V ，使，使T4T4和和D D导通，则有：导通，则有： VOVCC-VBE4-VD VOVCC-VBE4-VD（V V）实现了与非门的逻辑功能的另一方面：实现了与非门的逻辑功能的另一方面：输入有低电平时，输出输入有低电平时，输出(shch)(shch)为高电平。为高电平。综合上述两种情况，

5、综合上述两种情况，该电路满足与非的该电路满足与非的逻辑功能，即：逻辑功能，即：（2 2）输入）输入(shr)(shr)有低电平有低电平V V 时时。第9页/共49页第十页，共50页。1TTL与非门提高工作速度的原理与非门提高工作速度的原理（1）采用多发射极三极管加快）采用多发射极三极管加快(ji kui)了存储电荷的消散过程。了存储电荷的消散过程。第10页/共49页第十一页，共50页。第11页/共49页第十二页，共50页。2PHLPLHpdttt2 2TTLTTL与非门传输与非门传输(chun sh)(chun sh)延迟时间延迟时间tpdtpd导通延迟时间导通延迟时间tPHLtPHL从输入波

6、形上升沿的中点从输入波形上升沿的中点(zhn din)(zhn din)到输出波形下降沿的中点到输出波形下降沿的中点(zhn din)(zhn din)所经历的时间。所经历的时间。截止延迟时间截止延迟时间tPLHtPLH从输入波形下降沿的中点从输入波形下降沿的中点(zhn din)(zhn din)到输出波形上升沿的中点到输出波形上升沿的中点(zhn din)(zhn din)所经历的时间。所经历的时间。与非门的传输延迟时间与非门的传输延迟时间tpdtpd是是tPHLtPHL和和tPLHtPLH的平均值。即的平均值。即 一般一般(ybn)TTL(ybn)TTL与非门传输延迟时间与非门传输延迟时

7、间tpdtpd的值为几纳秒十几个纳的值为几纳秒十几个纳秒。秒。第12页/共49页第十三页，共50页。三、三、TTL与非门的电压与非门的电压(diny)传输特性及抗干扰传输特性及抗干扰能力能力1电压电压(diny)传输特性曲线：传输特性曲线：Vo=f（Vi）第13页/共49页第十四页，共50页。第14页/共49页第十五页，共50页。第15页/共49页第十六页，共50页。TTL门电路的输出门电路的输出(shch)高低电平不是一个值，而是一个范围。同样高低电平不是一个值，而是一个范围。同样，它的输入高低电平也有一个范围，即它的输入信号允许一定的容差，它的输入高低电平也有一个范围，即它的输入信号允许一

8、定的容差，称为噪声容限。称为噪声容限。第16页/共49页第十七页，共50页。(mA)14151b1BCCILRVVI四、四、TTL与非门的带负载与非门的带负载(fzi)能力能力产品规定产品规定IILmA。第17页/共49页第十八页，共50页。倒置的放大状态：如图（倒置的放大状态：如图（b）所示。）所示。这时这时IIH= =iIB1B1，i为倒置放大的电为倒置放大的电流放大系数。流放大系数。第18页/共49页第十九页，共50页。ILOLOLIIN2 2带负载带负载(fzi)(fzi)能力能力当驱动门输出低电平时，电流从负载门灌入驱动门。当驱动门输出低电平时，电流从负载门灌入驱动门。 当负载门的个

9、数增加，灌电流增大当负载门的个数增加，灌电流增大(zn d)(zn d)，会使，会使T3T3脱离饱和，输出低脱离饱和，输出低电平升高。因此，把允许灌入输出端的电流定义为输出低电平电流电平升高。因此，把允许灌入输出端的电流定义为输出低电平电流IOLIOL，产品规定产品规定IOL=16mAIOL=16mA。由此可得出。由此可得出: :第19页/共49页第二十页，共50页。IHOHOHIIN NOH称为输出称为输出(shch)高电平时的扇出系数。高电平时的扇出系数。产品产品(chnpn)(chnpn)规定规定IOHmAIOHmA。由此可得出。由此可得出： 当驱动门输出高电平时，电流当驱动门输出高电平

10、时，电流从驱动门拉出从驱动门拉出, ,流至负载门的流至负载门的输入端。输入端。 拉电流增大时，拉电流增大时，RC4C4上的压降上的压降增大，会使输出高电平降增大，会使输出高电平降低。因此，把允许拉出输低。因此，把允许拉出输出端的电流定义为出端的电流定义为输出高输出高电平电流电平电流I IOHOH。第20页/共49页第二十一页，共50页。五、五、TTL与非门举例与非门举例(j l)740074007400是一种典型的是一种典型的TTLTTL与非门器件，内部含有与非门器件，内部含有(hn yu)4(hn yu)4个个2 2输入端与非门，共有输入端与非门，共有1414个引脚。引脚排列图如图所示。个引

11、脚。引脚排列图如图所示。第21页/共49页第二十二页，共50页。六、六、 TTL TTL门电路的其他门电路的其他(qt)(qt)类型类型1 1非门非门第22页/共49页第二十三页，共50页。第23页/共49页第二十四页，共50页。第24页/共49页第二十五页，共50页。4集电极开路集电极开路(kil)门（门（ OC门）门）第25页/共49页第二十六页，共50页。（1 1）实现）实现(shxin)(shxin)线与。线与。 电路如右图所示，逻辑关系为电路如右图所示，逻辑关系为: :OC门主要有以下几方面门主要有以下几方面(fngmin)的应用：的应用：（2 2）实现电平）实现电平(din pn)

12、(din pn)转换。转换。如图示，可使输出高电平如图示，可使输出高电平(din pn)(din pn)变为变为10V10V。（3 3）用做驱动器。）用做驱动器。如图是用来驱动发光二极管的电路。如图是用来驱动发光二极管的电路。第26页/共49页第二十七页，共50页。OC门进行线与时，外接上拉电阻门进行线与时，外接上拉电阻(dinz)RP的选择：的选择：得：得：第27页/共49页第二十八页，共50页。（2）当输出）当输出(shch)低电平时，低电平时，RP不能太小。不能太小。RP为最小值时要保证输出为最小值时要保证输出(shch)电压为电压为VOL（max），），由由所以所以(suy)(suy)

13、： RPRP（minmin）RPRPRPRP（maxmax）第28页/共49页第二十九页，共50页。5 5三态输出三态输出(shch)(shch)门门第29页/共49页第三十页，共50页。（b b）组成双向总线）组成双向总线(zn xin)(zn xin)，实现信号的分时双向传送。实现信号的分时双向传送。（2 2）三态门的应用）三态门的应用(yngyng)(yngyng)第30页/共49页第三十一页，共50页。七、七、TTL集成逻辑集成逻辑(lu j)门电路系列简介门电路系列简介174系列系列为为TTL集成电路的早期产品，属中速集成电路的早期产品，属中速TTL器件。器件。274L系列系列为低功

14、耗为低功耗TTL系列，又称系列，又称LTTL系列。系列。374H系列系列为高速为高速TTL系列。系列。474S系列系列为肖特基为肖特基TTL系列，进一步提高了速度。如图示。系列，进一步提高了速度。如图示。第31页/共49页第三十二页，共50页。所以所以(suy)输出为低电平。输出为低电平。一、一、 NMOS门电路门电路1NMOS非门非门(fi mn)2.3 MOS2.3 MOS逻辑逻辑(lu j)(lu j)门门电路电路第32页/共49页第三十三页，共50页。（2 2）当输入）当输入ViVi为低电平为低电平0V0V时，时，T1T1截止，截止，T2T2导通。所以输出电压为导通。所以输出电压为VO

15、H=VDD-VT=8VVOH=VDD-VT=8V，即输出为高电平。，即输出为高电平。所以电路所以电路(dinl)(dinl)实现了非逻辑。实现了非逻辑。2 2NMOS门电路门电路（1 1）与非门）与非门（2）或非门）或非门第33页/共49页第三十四页，共50页。二、二、CMOS非门非门(fi mn)CMOS逻辑门电路是由逻辑门电路是由N沟道沟道(u do)MOSFET和和P沟道沟道(u do)MOSFET互补而成。互补而成。第34页/共49页第三十五页，共50页。2电压电压(diny)传输特性：（设传输特性：（设: VDD=10V， VTN=|VTP|=2V）第35页/共49页第三十六页，共5

16、0页。3 3工作工作(gngzu)(gngzu)速度速度由于由于CMOSCMOS非门电路工作非门电路工作(gngzu)(gngzu)时总有一个管子导通，所以当带电容负载时，给电容充电和放电都比较快。时总有一个管子导通，所以当带电容负载时，给电容充电和放电都比较快。CMOSCMOS非门的平均传输延迟时间约为非门的平均传输延迟时间约为10ns10ns。第36页/共49页第三十七页，共50页。三、其他三、其他(qt)(qt)的的CMOSCMOS门电路门电路1 1CMOSCMOS与非门和或非门电路与非门和或非门电路(dinl)(dinl)（1 1）与非门）与非门第37页/共49页第三十八页，共50页。

17、BABA第38页/共49页第三十九页，共50页。BAXBABABABABAXBAL后级为与或非门，经过后级为与或非门，经过(jnggu)(jnggu)逻辑变换，逻辑变换，可得：可得：2 2CMOSCMOS异或门电路异或门电路(dinl)(dinl)由两级组成由两级组成(z chn)(z chn)，前级为或非门，输出为，前级为或非门，输出为第39页/共49页第四十页，共50页。AL 3 3 CMOS三态门三态门工作原理：工作原理：当当EN=0EN=0时，时，TP2TP2和和TN2TN2同时同时(tngsh)(tngsh)导通，为正常的非门，输出导通，为正常的非门，输出第40页/共49页第四十一页

18、，共50页。CC第41页/共49页第四十二页，共50页。四、四、 CMOS CMOS逻辑逻辑(lu j)(lu j)门电路的系列及主要参数门电路的系列及主要参数第42页/共49页第四十三页，共50页。2.4 2.4 集成逻辑集成逻辑(lu j)(lu j)门电路的应用门电路的应用 第43页/共49页第四十四页，共50页。二、二、TTL和和CMOS电路电路(dinl)带负载时的接口问题带负载时的接口问题1 1对于电流较小、电平能够匹配对于电流较小、电平能够匹配(ppi)(ppi)的负载可以直接驱动。的负载可以直接驱动。（a a）用）用TTLTTL门电路驱动发光二极管门电路驱动发光二极管LEDLE

19、D，这时只要在电路中串接一个约几百，这时只要在电路中串接一个约几百W W的限流电阻即可。的限流电阻即可。第44页/共49页第四十五页，共50页。2 2带大电流带大电流(dinli)(dinli)负载负载（a a）可将同一芯片上的多个门并联）可将同一芯片上的多个门并联(bnglin)(bnglin)作为驱动器，如图（作为驱动器，如图（a a）所示。）所示。（b b）也可在门电路输出端接三极管，以提高负载）也可在门电路输出端接三极管，以提高负载(fzi)(fzi)能力，如图（能力，如图（b b）所）所示。示。第45页/共49页第四十六页，共50页。三、多余输入端的三、多余输入端的(dund)(dund)处理处理（1 1）对于与非门及与门，多余输入端应接高电平）对于与非门及与门，多余输入端应接高电平，比如直接接电源正端，或通过，比如直接接电源正端，或通过(tnggu)(tnggu)一个上拉电阻（一个上拉电阻（1 13kW3kW）接电源正端；在前）接电源正端；在前级驱动能力允许时，也可以与有用的输入端级驱动能力允许时，也可以与有用的输入端并联使用。并联使用。第46页/共49页第四