CMOS门电路学习教案_第1页
CMOS门电路学习教案_第2页
CMOS门电路学习教案_第3页
CMOS门电路学习教案_第4页
CMOS门电路学习教案_第5页
已阅读5页,还剩23页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、会计学1CMOS门电路门电路2一、MOS管的开关特性 1. MOS管的结构和工作原理GSvDSviD当vDS 0,但 vGS= 0 时,D-S间不导通, iD= 0 。当vDS 0, 且vGS vGS(th) (MOS管的开启电压)时,栅极下面的衬底表面形成一个N型反型层。这个反型层构成了D-S间的导电沟道,有 iD流通。第1页/共28页3共源接法输出特性曲线GS(th)V转移特性曲线第2页/共28页4输出特性曲线GSGS(th)VV截止区漏极和源极之间没有导电沟道,iD0。漏极特性曲线分为三个工作区。可变电阻区当vGS一定时,iD与vDS之比近似等于一个常数,具有类似于线性电阻的性质。恒流区

2、iD的大小基本上由vGS决定,vDS的变化对iD的影响很小。第3页/共28页5当 = 并继续升高, ,D-S间相当于一个闭合的开关。第4页/共28页6CIGDSCIGDSRON第5页/共28页7DDV1T2TIvOvSSVDiCMOS反相器的电路图当vI = VIL= 0时,T1导通,T2截止,输出为高电平VOH VDD 。当vI = VIH= VDD 时, T2导通,T1截止,输出为低电平VOL 0。 输入与输出之间为逻辑非的关系。CMOS反相器的静态功耗极小第6页/共28页82. 电压传输特性12DDVVDDVDDO12DDVvIvOVGH(th)NVGH(th)PA BCDCMOS反相器

3、的电压传输特性第7页/共28页9CBAD12DDVDDVGS(th)NVGS(th)PVIvDiO第8页/共28页100IvON LVN LV N HV N HV4. 输入噪声容限第9页/共28页11因为MOS管的栅极和衬底之间存在输入电容,绝缘介质又非常薄,极易被击穿,所以必须采取保护措施。DDV1T2TIvOvCC400系列的输入保护电路C1RSC2输入保护电路DDV1T2TIvOvC1RSC274HC系列的输入保护电路输入保护电路第10页/共28页1274HC系列的OCC400系列的O第11页/共28页132. 输出特性低电平输出特性当输出为低电平时,工作状态如下图所示。VDD=5V 1

4、0V15VIOLVOLOCMOS反相器的低电平输出特性DDV2TIHDDVVOLVD2iLROLI第12页/共28页14高电平输出特性当输出为高电平时,工作状态如下图所示。VDD=5V15VIOHVOHOCMOS反相器的高电平输出特性10VVDD1T0ILV DDVOHVLROHI第13页/共28页15在门电路的系列产品中,除反相器外常用的还有:与非门、或非门、与门、或门、与或非门、异或门等几种。第14页/共28页16当A,B两个输入端全为“1”时,T1和T2都导通,T3和T4都截止,输出端为“0”。 当输入端有一个或全为“0”时,T1或T2(或都)截止,T3或T4 (或都)导通 ,输出端Y为

5、“1” 。(1)CMOS与非门电路 ()YAB CMOS与非门ABT3T4T2T1YVDD缺点:1. 输入端的工作状态不同时影响电压传输特性。 2. 输出的高、低电平受输入端数目的影响。 3. 它的输出电阻受输入状态的影响。第15页/共28页17当A,B两个输入端全为“1”或 其中一个为“1”时,输出端为“0”。只有当输入端全为“0”时,输出端才为“1”。 (2)CMOS“或非”门电路 ()YAB BAVDDT3T4T2T1YCMOS或非门存在和与非门类似的问题。第16页/共28页18第17页/共28页19用途:输出缓冲/驱动器;输出电平的变换;满足大功率负载电流的需要;实现线与逻辑。()YA

6、B RLVDD2CC40107VDD1ABVSSABY第18页/共28页20ABYABRLVDDY2Y1G1G2线与逻辑符号线与连接方法RLVDDG1ABY2G2CDY1Y12YYY() ()()ABCDABCD()YAB 第19页/共28页21CCDDV1T2T/IOvv/OIvvCC/IOvv/OIvvTG时,传输门导通。1,0CC0,1CC时,传输门截止。第20页/共28页22AYBTG1TG2AYBYAB第21页/共28页23LOILTGRvvRRC/IOvv/OIvvTGCSW/IOvv/OIvvCSWIvOvLRC=0时开关截止。C=1时开关接通。模拟开关的导通内阻为RTG。第22

7、页/共28页24时,输出呈现高阻态。1EN 0EN 时,反相器正常工作。ENAYEN1T2TADDVY第23页/共28页251EN1A1G2EN2A2GnENnAnG总线ENIDYOD/OIDD1G2G总线第24页/共28页26为防止静电电压造成的损坏,应注意以下几点:1)在存储和运输CMOS器件时,不要使用易产生静电高压的化工材料和化纤织物包装,最好采用金属屏蔽层作包装材料。2)组装、调试时,应使电烙铁和其他工具、仪表、工作台台面等良好接地。操作人员的服装和手套等应选用无静电的原料制作。3)不用的输入端不应悬空。第25页/共28页27由于输入保护电路中的钳位二极管电流容量有限,所以在可能出现较大输入电流的场合,必须采取以下保护措施:1)输入端接低内阻信号源时,应在输入端与信号源之间串进保护电阻,保证输入保护电路中的二极管导通时电流不超过1mA。2)输入端接有大电容时,应在输入端和电容之间接入保护电阻。3)输入端接长线时,应在门电路的输入端接入保护电阻。第26页/共28页283. CMOS电路锁定效应的防护锁定效应或称为可控硅效应,是CMOS电路中的一个特有问题。发生锁定效应以后往往会造成器件

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论