西电第13章电工电子学组合逻辑电路

1、113.1 数字电路的基础知识数字电路的基础知识13.2 门电路门电路 13.2.1 基本门电路基本门电路 13.2.2 逻辑代数逻辑代数 13.2.3 复合门电路复合门电路 13.2.4 集成逻辑门电路集成逻辑门电路13.3 组合逻辑电路分析与设计组合逻辑电路分析与设计 13.3.1 组合逻辑电路的分析组合逻辑电路的分析 13.3.2 组合逻辑电路的设计组合逻辑电路的设计13.4 加法器加法器13.5 编码器编码器13.6 译码器译码器2下一页上一页下一节13.1 13.1 数字电路的基础知识数字电路的基础知识模拟信号：随时间连续变化模拟信号：随时间连续变化数字信号：时间上离散，多采用数字信

2、号：时间上离散，多采用0、1两种数值表示两种数值表示正逻辑正逻辑3下一页上一页二二十进制代码（十进制代码（BCDBCD码）：将十进制数的码）：将十进制数的0 09 9十个数字用二进十个数字用二进制数表示的代码，每一位的权是固定不变的，按高位到低位排制数表示的代码，每一位的权是固定不变的，按高位到低位排序，依次为序，依次为8 8（即（即2 23 3）、）、4 4（即（即2 22 2）、）、2 2（即（即2 21 1）、）、1 1（即（即2 20 0）。）。 例：将例：将(307)(307)1010变换成变换成8421BCD8421BCD码码108421BCD(307) =(0011)(0000)

3、(0111)(0011 0000 0111)二进制代码：只有二进制代码：只有0 0和和1 1两个数码，它是以两个数码，它是以2 2为基数的计数制为基数的计数制 13.1 13.1 数字电路的基础知识数字电路的基础知识4下一页上一页ABUFA B F 真值表真值表&ABF 0 0 0 1 1 0 1 1 0 0 0 1FAB输入端输入端可以不可以不止两个止两个13.2.1 基本门电路基本门电路1 1、与门、与门5下一页上一页当当 A = 0 0 时，时，F = 0 0 门关闭门关闭信号控制信号控制 端端 与与门也可以起控制门的作用门也可以起控制门的作用 &ABF信号输入端信号输入

4、端当当 A= 1 1 时，时，F = B 门打开，信号通过门打开，信号通过13.2.1 基本门电路基本门电路1 1、与门、与门6下一页上一页A B F 真值表真值表 0 0 0 1 1 0 1 1 0 1 1 1FA+B输入端输入端可以不可以不止两个止两个UABF1 ABF13.2.1 基本门电路基本门电路7下一页上一页当当 A = 0 0 时，时，F = B 门打开，信号通过门打开，信号通过信号控制信号控制 端端 或或门也可以起控制门的作用门也可以起控制门的作用 ABF信号输入端信号输入端当当 A= 1 1 时，时，F = 1= 1 门关闭门关闭113.2.1 基本门电路基本门电路8下一页上

5、一页01 1 0输入端输入端只有一只有一个个AUFRA F 真值表真值表1AFF = A 13.2.1 基本门电路基本门电路9下一页上一页13.2.2 逻辑代数的基本定律逻辑代数的基本定律公式名称公式名称 公式内容公式内容自等律自等律A+ 0 0 = AA 1 1 = A0-1律律A+ 1 1=1 1A 0 0= 0 0重叠律重叠律A+ A = AA A = A互补律互补律A+ A = 1A A = 0 复原律复原律A = A10下一页上一页 公式名称公式名称 公式内容公式内容 交换律交换律 结合律结合律 分配律分配律 吸收律吸收律 反演律反演律 (摩根定律摩根定律)A+B = B+AA B

6、= B AA+(B+C) = B+(C+A) = C+(A+B) A (B C) = B (C A)=C (A B)A+(B C) = (A+B) (A+C)A (B + C) = (A B) + (A C)A+(A B) = AA (A + B) = AA +A B= A+B A B = A + B A + B = A B 13.2.2 逻辑代数的基本定律逻辑代数的基本定律11下一页上一页FABACBC=) (1)(1) FABACBC ABACBC AAABACBCABCAABCACBABAC（例例13.1 化简化简解解对逻辑表达式进行化简的最终结果应得到最简表达式，对逻辑表达式进行化简的

7、最终结果应得到最简表达式，最简表达式的形式一般为最简表达式的形式一般为最简与或式。最简与或式。最简与或式中的最简与或式中的与项要最少，而且每个与项中的变量数目也要最少。与项要最少，而且每个与项中的变量数目也要最少。13.2.2 逻辑代数的基本定律逻辑代数的基本定律12下一页上一页1、或非门、或非门A B F 真值表真值表 0 0 0 1 1 0 1 1 1 0 0 013.2.3 复合门电路复合门电路F1 ABF = AB 输入端输入端可以不可以不止两个止两个有有1出出0，全，全0出出113下一页上一页A B F 真值表真值表 0 0 0 1 1 0 1 1 1 1 1 0输入端输入端可以不可

8、以不止两个止两个有有0出出1，全，全1出出0F&ABF = A B 13.2.3 复合门电路复合门电路14下一页上一页当当 A = 0 0 时，时，F = 1 1 门关闭门关闭信号控制信号控制 端端 与非与非门也可以起控制门的作用门也可以起控制门的作用 信号输入端信号输入端当当 A= 1 1 时，时，F = 门打开，信号通过并反相门打开，信号通过并反相BF&AB13.2.3 复合门电路复合门电路15下一页上一页逻辑符号逻辑符号逻辑功能逻辑功能:F&ABE ENE = 0 0 F = ZE = 1 1 F = A BE = 1 1 F = ZE = 0 0 F = A B

9、F&ABE EN高电平有效高电平有效低电平有效低电平有效13.2.3 复合门电路复合门电路16下一页上一页例例13.2 用与非门组成下列逻辑门：用与非门组成下列逻辑门：FA（1 1）非门非门FABC（2 2）或门）或门FABC（3 3）与门）与门FABCDEF（4 4）与或门）与或门 FABC（5 5）或非门）或非门 解解 FA只要将与非门的各个输入端接在一起作为一个输入端只要将与非门的各个输入端接在一起作为一个输入端A A (1)(1) FABCA B C (2)(2) FABCABC (3)(3) FABC DEF (4)(4) FABCA B C (5)(5) 17下一页上一页1

10、8下一页上一页=1AB F 相同为相同为0，不同为，不同为1A B F 真值表真值表 0 0 0 1 1 0 1 1 0 1 1 0输入端输入端可以不可以不止两个止两个FABABAB13.2.3 复合门电路复合门电路19下一页上一页F = A B + A B= A B + A B = A B =1A BF1 1F=1AB F =相同为相同为1，不同为，不同为0A B F 真值表真值表 0 0 0 1 1 0 1 1 1 0 0 113.2.3 复合门电路复合门电路20下一页上一页 21下一页上一页2、CMOS门电路门电路22下一页上一页1.1.输入端接地或经一个小阻值的电阻接地表示输入低电平；

11、输入端接地或经一个小阻值的电阻接地表示输入低电平；2.2.输入端接电源正极（电压一般不要超过输入端接电源正极（电压一般不要超过+5V+5V）或经电阻）或经电阻（阻值一般为几千欧）接电源正极表示输入高电平；（阻值一般为几千欧）接电源正极表示输入高电平；3.若将不用的输入端悬空则相当于经无穷大电阻接地，若将不用的输入端悬空则相当于经无穷大电阻接地， 相当于接高电平，相当于接高电平， TTL电路多余的输入端允许悬空，电路多余的输入端允许悬空， CMOS电路多余不用的输入端不能悬空；电路多余不用的输入端不能悬空；4.4.多余不用的输入端可以与某一有信号作用的输入端并联多余不用的输入端可以与某一有信号作

12、用的输入端并联 使用。使用。23下一页上一页（1）写出电路的逻辑函数表达式）写出电路的逻辑函数表达式 从电路的输入到输出逐级写出逻辑函数表达式， 整理得到输入与输出的（2）化简逻辑函数）化简逻辑函数 利用逻辑代数公式对得到的逻辑函数表达式化简。（4）功能描述）功能描述分析步骤分析步骤：（3）根据化简表达式列出真值表）根据化简表达式列出真值表24下一页上一页 例例13.3 13.3 电路如图电路如图13.1913.19所示，分析电路功能所示，分析电路功能25下一页上一页ABCDABAB CDAB C D AB AB C D AB 例例13.3 13.3 （1 1）分级写出各门电路的表达式，写出电

13、路的输出表达式）分级写出各门电路的表达式，写出电路的输出表达式FAB AB C D CD 26下一页上一页FAB AB C D CD ) () ()FAB AB C D CDAB ABCD CDAB C CDAB D CDAB CDCDAB CD （ 解解 （1 1）分级写出各门电路的表达式，写出电路的输出表达式为）分级写出各门电路的表达式，写出电路的输出表达式为(2(2）化简）化简例例13.3 27下一页上一页（3）根据化简表达式列出真值表）根据化简表达式列出真值表ABCDF00000000110010100110010000101101101011101000010011101011011

14、011000110101110011110(例例13.3 28下一页上一页13.3.2 组合逻辑电路的设计组合逻辑电路的设计（1）分析设计要求，列出相应）分析设计要求，列出相应（2）由真值表求得）由真值表求得（3）化简逻辑函数，得到）化简逻辑函数，得到（4）根据化简后的函数表达式，）根据化简后的函数表达式，设计步骤：设计步骤：29设计一个由三人多数表决的逻辑电路。设计一个由三人多数表决的逻辑电路。解解 （1）根据逻辑功能，列出真值表）根据逻辑功能，列出真值表根据设计要求，设定三人为输入变量根据设计要求，设定三人为输入变量A、B、C，如果赞成表示，如果赞成表示“1”，不赞成表示，不赞成表示“0”

15、；电路输出变量为；电路输出变量为F，如果多数赞成表示，如果多数赞成表示“1”，否则表示，否则表示“0”。这样，输入变量。这样，输入变量A、B、C有有8种组合，按照种组合，按照题意，列出相应真值表题意，列出相应真值表A B C F 0 0 00 0 0 10 0 1 00 0 1 11 1 0 00 1 0 11 1 1 01 1 1 1 113.3.2 组合逻辑电路的设计组合逻辑电路的设计30下一页上一页（2 2）由真值表求得逻辑函数表达式）由真值表求得逻辑函数表达式F ABC ABC ABC ABC=+先分析输出为先分析输出为“1”1”的条件，将输出为的条件，将输出为“1”1”各行中的输入变

16、各行中的输入变量为量为“1”1”者取原变量，为者取原变量，为“0”0”者取反变量，再将它们用者取反变量，再将它们用“与与”的关系写出来。的关系写出来。由真值表写逻辑函数表达式可以采用如下方法：由真值表写逻辑函数表达式可以采用如下方法：由此得到该题逻辑函数表达式：13.3.2 组合逻辑电路的设计组合逻辑电路的设计设计一个由三人多数表决的逻辑电路。设计一个由三人多数表决的逻辑电路。解解 31下一页上一页（3）化简逻辑函数表达式）化简逻辑函数表达式)()()()()FABC ABC ABC ABCAA BCABC ABCCAC BABCCA BABCABBCABCABC BABABC ABABBCA

17、C=+ =+ = = = = = = （13.3.2 组合逻辑电路的设计组合逻辑电路的设计设计一个由三人多数表决的逻辑电路。设计一个由三人多数表决的逻辑电路。解解 32下一页上一页（4 4）画出逻辑电路图）画出逻辑电路图 13.3.2 组合逻辑电路的设计组合逻辑电路的设计设计一个由三人多数表决的逻辑电路。设计一个由三人多数表决的逻辑电路。解解 33下一页上一页若采用与非门组成电路，则由若采用与非门组成电路，则由 FABBCACAB BC AC13.3.2 组合逻辑电路的设计组合逻辑电路的设计设计一个由三人多数表决的逻辑电路。设计一个由三人多数表决的逻辑电路。解解 34下一页上一页0 00 01

18、 1 0 01 1 0 00 0 1 1A BF C0 0 0 0 0 1 0 1 1 01 01 1 1 1 两个一位两个一位二进制数二进制数 本位和本位和 进位位进位位 半加是指半加是指不考虑低位的进位，只求本位的和不考虑低位的进位，只求本位的和。(1) 设设A、B 两数相加，和数为两数相加，和数为F，进位数为，进位数为C，列出真值表，列出真值表 35下一页上一页(3) (3) 根据逻辑表达式画出逻辑电路根据逻辑表达式画出逻辑电路&C ABF =1ABF C CO 逻辑符号逻辑符号 (2) 根据真值表写出逻辑表达式根据真值表写出逻辑表达式 本位和本位和 进位位进位位 C = A B

19、F = A B +A B = A B 电路图电路图 36下一页上一页13.4.2 全加器全加器全加是指全加是指被加数、加数的本位数被加数、加数的本位数Ai、Bi和低位加法运算的进位数和低位加法运算的进位数Ci-1三个数的相加运算三个数的相加运算。(1) 设设A、B 两数相加，和数为两数相加，和数为F，进位数为，进位数为C，列出真值表，列出真值表 Ai Bi Ci-1 Fi Ci0 00 00 10 11 01 01 11 10 0 1 10 01 10 01 10 01 1两个两个 n 位二进位二进制数中的一位制数中的一位本位和本位和 进位位进位位 0 0 0 0 1 1 0 0 1 1 0

20、0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 1 1 1 1 37下一页上一页(2) 根据真值表写出逻辑表达式根据真值表写出逻辑表达式 Fi = Ai BiCi1 AiBiCi1 AiBiCi1 AiBiCi1 Ci = AiBiCi1 AiBiCi1 AiBiCi1 AiBiCi1 13.4.2 全加器全加器38下一页上一页(3) 化简逻辑式化简逻辑式 = (AiBiAiBi ) Ci1 = (Ai Bi ) Ci1 = （Ai Bi） Ci1= ( Ai Bi ) Ci1 + AiBi = Ai Bi Ci1 ( AiBiAiBi ) Ci1 ( Ai Bi ) Ci

21、1 = ( Ai Bi AiBi ) Ci1 AiBi ( Ci1Ci1 ) Fi = Ai BiCi1 AiBiCi1 AiBiCi1 AiBiCi1 Ci = AiBiCi1 AiBiCi1 AiBiCi1 AiBiCi1 13.4.2 全加器全加器39下一页上一页(4) 根据逻辑表达式画出逻辑电路根据逻辑表达式画出逻辑电路AiBiAi Bi Fi Ci COAi Bi 1(Ai Bi ) Ci(Ai Bi ) Ci1 COCi1 Fi = Ai Bi Ci1Ci = （Ai Bi）Ci1 + AiBi Ai Bi Ci1 Fi Ci CI CO电路图电路图 逻辑符号逻辑符号 13.4.2

22、 全加器全加器40下一页上一页 4 位全加器逻辑图：位全加器逻辑图： CO CICO CICO CICO CIF3F2F1F0C3C2C1C0C-1A3 B3A2 B2A1 B1A0 B0 4 位全加器逻辑图位全加器逻辑图 41下一页上一页下一节上一节控制信息控制信息编码器编码器二进制代码二进制代码编码器的分类编码器的分类 编码器：可实现编码功能的组合逻辑电路。编码器：可实现编码功能的组合逻辑电路。 普通编码器普通编码器 优先编码器优先编码器 二进制编码器二进制编码器 二二- -十进制编码器十进制编码器 42下一页上一页13.5.1 普通编码器普通编码器 每次只允许输入一个控制信息每次只允许输

23、入一个控制信息 将输入信号编成二进制代码的电路将输入信号编成二进制代码的电路。编码器编码器2NM 1、二进制编码器二进制编码器 （ ） =2NM43下一页上一页当当 n = 2 时，即为时，即为 4 线线2 线编码器：线编码器： 四个需要四个需要编码的信号编码的信号 两位二进制代码两位二进制代码F1F2A0A1A2A3二进二进制编制编码器码器0 00 00 10 11 1 0 01 1 1 1F1 F2(1)输入输入A3 A2 A1 A0，为控制命令，输入为控制命令，输入F1 F 2为对命令的编码，为对命令的编码，列出真值表列出真值表A3 A2 A1 A0 0 0 0 1 0 0 1 0 0

24、1 0 0 1 0 0 013.5.1 普通编码器普通编码器44下一页上一页(2) 根据真值表写出逻辑表达式根据真值表写出逻辑表达式 13013FAAA A23123FAAA A(3) 根据逻辑表达式画出逻辑电路根据逻辑表达式画出逻辑电路 13.5.1 普通编码器普通编码器45下一页上一页 2、二十进制编码器（二十进制编码器（BCD 码）码）键控二十进制编码器键控二十进制编码器:输入端：输入端：十个按键十个按键 A0 A9，同一时刻仅允许一个按键按，同一时刻仅允许一个按键按下，低电平有效，即下，低电平有效，即“按下按下”为为“0”输出端：输出端：F0 F3GS使能端：高电平有效，即使能端：高电

25、平有效，即GS为为“1”时，编码器工作时，编码器工作13.5.1 普通编码器普通编码器46下一页上一页 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0F3 F2 F1 F0 GS (1) 列出真值表列出真值表1 1 1 1 1 1 1 1 1 10 0 0 001 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 0 1 1 1 1

26、 1 1 1 10 1 1 1 1 1 1 1 1 111111111110 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 113.5.1 普通编码器普通编码器47下一页上一页(2) 根据真值表写出逻辑表达式根据真值表写出逻辑表达式F1 = A1 A3 A5 A7 A9F2 = A2 A3 A6 A7 F3 = A4 A5 A 6 A7 F4 = A8 A9(3) 根据逻辑表达式得到逻辑电路根据逻辑表达式得到逻辑电路GS = A0 F1+F2+F3+F4 = A0 + F1+F2+F3+F413.5.1 普

27、通编码器普通编码器48下一页上一页 编码器电路编码器电路 A0& 1&G4&G1&G3&G21k10F3F2F0F1+5VGSELA4A5A6A7A8A9A3A2A1 G5G613.5.1 普通编码器普通编码器13.5.2 优先编码器优先编码器 允许同时有几个控制信号输入，但电路只能对其中优允许同时有几个控制信号输入，但电路只能对其中优先级别最高的信号进行编码先级别最高的信号进行编码 (1) 列出真值表列出真值表(以国产以国产CT1147为例）为例）输入端：九个按键输入端：九个按键 A1 A9（低电平有效）（低电平有效）输出端：输出端：F0 F3（反码表

28、示输出）（反码表示输出） ：表示该输入端为任意电平：表示该输入端为任意电平下一页上一页50下一页上一页 A1 A2 A3 A4 A5 A6 A7 A8 A9F3 F2 F1 F0 1 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 0 1 1 1 0 1 1 0 11 1 1 11 1 1 01 1 0 11 1 0 01 0 1 11 0 1 01 0 0 11 0 0 00 1 1 1 1 00 1 1 013.5.2 优先编码器优先编码器51下一页上一页 将具有特定含

29、义的二进制代码变换成一定的输出将具有特定含义的二进制代码变换成一定的输出信号，以表示二进制代码的原意，这一过程称为译码。信号，以表示二进制代码的原意，这一过程称为译码。译码器译码器2NM 实现译码功能的组合电路为译码器实现译码功能的组合电路为译码器52下一页上一页N 位二进制位二进制代码输入代码输入2N 种状态种状态2N 种输出种输出N = 2 时即为时即为 2 线线4 线译码器：线译码器： 13.6.1 二进制译码器二进制译码器 （ ） (1) 列出真值表列出真值表： A1 A2 ：F1 F4，低电平译码，即低电平译码，即“0”表示输出信号表示输出信号 ：表示该输入端为任意电平：表示该输入端

30、为任意电平E：使能端，低电平有效，即：使能端，低电平有效，即E=0时译码器工作时译码器工作53下一页上一页 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 E A1 A2 F1 F2 F3 F41 1 0 01 1 1 11 1 1 10 0 1 1 1 1 1 11 1 0 0 1 1 1 11 1 1 1 0 0 1 11 1 1 1 1 1 0 0(2) 根据真值表写出逻辑表达式根据真值表写出逻辑表达式F1 E A21 F3 E A21 F2 E A21 F4 E A21 =E+A1+A2=E+A1+A2=E+A1+A2=E+A1+A2 13.6.1 二进制译码器二进制译

31、码器 （ ） 54下一页上一页A2A1F1 F2F3F4E 111(3) 根据逻辑表达式得到逻辑电路根据逻辑表达式得到逻辑电路 13.6.1 二进制译码器二进制译码器 （ ） 55下一页上一页 13.6.2 二十进制译码器（二十进制译码器（ BCD码码 ） 二十进制译码器的功能是将二十进制译码器的功能是将10个个8421BCD码码0000 1001翻译成翻译成10个高电平或低电平输出信个高电平或低电平输出信号，也称为号，也称为BCD译码器或译码器或4线线 10线译码器。线译码器。 常用的常用的BCD码译码器是码译码器是74427442引脚图引脚图56下一页上一页(1) 7442真值表真值表A3

32、 A2 A1 A0 0F1F2F3F4F5F6F7F9F8F0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 157下一页上一页(2

33、) 根据真值表写出逻辑表达式根据真值表写出逻辑表达式03210FA A A A13210FA A A A23210FA A A A33210FA A A A43210FA A A A53210FA A A A63210FA A A A73210FA A A A83210FA A A A93210FA A A A 13.6.2 二十进制译码器（二十进制译码器（ BCD码码 ）58下一页上一页 13.6.3 显示译码器显示译码器共共阳阳极极共共阴阴极极a b c d e f gUCCa b c d e f g LED 显示器的两种接法显示器的两种接法 a b d e f gc f g a be d

34、 c h59下一页上一页+UCCabc defgA4 A3 A2A1 BCD码码输输入入显示显示译码器译码器LED显示器显示器 显示译码器显示译码器 13.6.3 显示译码器显示译码器60下一页上一页输输 入入 输输 出出 A4 A3 A2 A1 a b c d e f g 显显 示示 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 1 1 0 0 0 00 1 1 0 0 0 01 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 0 0 1 0 1