(完整word版)四位二进制减法计数器

1、1 成绩评定表 学生姓名 范文龙 班级学号 1103060217 专业 通信工程 课程设计题目 四位二进制减计数 评语 组长签字： 成绩 日期 20 年 月曰 沈阳理工大学 课程设计任务书 学院 信息科学与工程学院 专业 通信工程 学生姓名 范文龙 班级学号 1103060217 课程设计题目 四位二进制减法计数器（缺 0000 0001 0010） 实践教学要求与任务： 1、 了解数字系统设计方法 2、熟悉 VHDL 语言及其仿真环境、下载方法 3、熟悉 Multisim 环境 4、 设计实现四位二进制减法计数器（缺 0000 0001 0010） 工作计划与进度安排： 第一周 熟悉 Mul

2、tisim 环境及 QuartusH环境，练习数字系统设计方法， 包括采用触发器设计和超高速硬件描述语言设计，体会自上而 下、自下而上设计方法的优缺点。 第一周 在QuartusH环境中用 VHDL 语言实现四位二进制减法器（缺 0000 0001 0010）,在仿真器上显示结果波形，并下载到目标芯片上，在 实验箱上观察输出结果。在 Multisim 环境中仿真实现四位二进制减 法计数器（缺0000 0001 0010）,并通过虚拟仪器验证其正确性。 指导教师： 201 年 月曰 专业负责人： 201 年 月曰 学院教学副院长： 201 年 月曰 沈阳理工大学 摘要 Quartus II 提供

3、了完全集成且与电路结构无关的开发包环境，具有数字逻辑 设计的全部特性，应用范围非常广泛，由于数字系统中高低电平分别用 0 和 1 表示，数字电路问题可以转化成逻辑问题， 可以通过仿真电路表示出来，进行观 察和研究，并且可以下载到实验箱上。此次课程设计我将使用 VHDL 设计一个四 位二进制减法器。 Multisim 是美国国家仪器（NI）有限公司推出的以 Windows 为基础的仿真工 具，适用于板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输 入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。在这次课设中我将 用它绘制出电路图，进行四位二进制减法器模拟。 关键词:Quartu

4、s II； VHDL ； Multisim ；减法器 沈阳理工大学 目录 一、课程设计目的 . 1. 二、设计框图 . 1. 三、实现过程 . 2. 1、QUARTUS II 实现过程 . 2. 1.1 建立工程 . 2. 1.2 编译程序 . 7. 1.3 波形仿真 . 1.1 1.4 引脚锁定与下载 . 1.5 1.5 仿真结果分析 . 1.6 2、MULTISIM 实现过程 . 1. 6 2.1 求驱动方程 . 1.6 2.2 画逻辑电路图 . 2.0 2.3 逻辑分析仪的仿真 . 2.1 2.4 结果分析 . 2.1 四、总结 . 2.3. 五、参考书目 . 24沈阳理工大学 - 1

5、- 4、课程设计目的 1:了解四位二进制计数器工作原理和逻辑功能 2:掌握计数器电路的分析、设计方法及应用。 3:学会正确使用 JK 触发器。 1、设计框图 状态转换图是描述时序电路的一种方法， 具有形象直观的特点，即其把所用 触发器的状态转换关系及转换条件用几何图形表示出来，十分清新，便于查看。 在本课程设计中，四位二进制减法计数器用四个 CP 上升沿触发的 JK 触发 器实现，其中有相应的跳变，即跳过了 0000 0001 0010 三个状态，这在状态转换 图中可以清晰地显示出来。具体结构示意框图和状态转换图如下： CP . 四位二进制减法计数器 输入减法计数脉 输出信号 A :结构示意框

6、图 1111 /0 1110 /0 1101 /0 1100 /0 1011 /0 1010 /0 1001 /1 0011 /0一 0100 / 0101 /0一 0110 /0一 0111 / 1000 /0 2 B:状态转换图沈阳理工大学 - 2 - 三、实现过程 1.QUARTUSII 实现过程 1.1 建立工程. 图 1-1 QUARTUS 软件的启动界面 (1) 点击 File - New Project Wizard 创建一个新工程，系统显示如图 5-2沈阳理工大学 - 3 - 图 1-2 工程创建向导的启始页 （2） 点击 Next,为工程选择存储目录、工程名称、顶层实体名等，

7、如图 1-3 所示； （3） 点击 Next，若目录不存在，系统可能提示创建新目录，如图 1-4 所示， 点击 是”按钮创建新目录，系统显示如图 1-5 所示； （4） 系统提示是否需要加入文件，在此不添加任何文件； （5） 点击 Next，进入设备选择对话框，如图 1-6,这里选中实验箱的核心 芯片 CYCLONE 系列 FPGA 产品 EP1C6Q240C8; （6） 点击 Next，系统显示如图 1-7，提示是否需要其他 EDA 工具，这里不 选任何其他工具； （7） 点击 Next 后，系统提示创建工程的各属性总结，若没有错误，点击 Finish，工程创建向导将生成一个工程，这时软件界

8、面如图 1-8,在窗口左侧显示 出设备型号和该工程的沈阳理工大学 - 4 - 基本信息等。沈阳理工大学 - 5 - 图 1-3 输入工程名称、存储目录 Quartus II Directory n，c/cQuntlO，1 does not exist Do you want to create it? 图 1-4 提示是否创建新文件夹S3 New Project Wizard: Directoryr Name, Top-Leve Entity page 1 of 5 沈阳理工大学 - 6 - 图 1-5 提示是否添加文件 图 1-6 芯片型号选择 沈阳理工大学 - 7 - 图 1-7 提示是否

9、利用其他 EDA 设计工具沈阳理工大学 - 8 - New Project Wizard: Summary page 5 of 5 When you dick Finish, the project will be created with the following settings: Protect directary： Ci/countl (V ProjBct name: cojnH 0 T op-level design entity counH 0 Number of Hies added: 0 Number oi uer libraries added： 0 Device assi

10、gnments: Family nafine： Cyclone Device: EP1C6Q240C8 E DA tools: Design eritry/synthesis: Simulation: Timing anap 訴： Operating conditions: Core voltage: 1.5V Junetion temperature range: M5J8 New创建一个设计文件，系统显示如图 1-9；沈阳理工大学 - 9 - Rev New Quartue II Project SO PC Builder System -Design Files AHDL File Bl

11、ock Diagram/Schematic File EDIF File State Machine File SystemVerilog HDL File Tcl Script File Verilog HDL Fie VHDL File -Memory Files HeKadecvnal OntekFormst File Memory Initialization File -Verification/Debugging Files In-Svsm Sources and Probe$ File Logic Analyzer Interface File SignalTap | Logic

12、 Analyzer File Vector Waveform File -Other Files AHDL Include File Block Symbol File Chain Description File Synopsyj Design Constraints File 图 1-9 创建一个设计文件 (2) 选择设计文件的类型为 VHDL File ; (3) 点击 OK，系统显示如图 1-10，窗口右侧为 VHDL 的编辑窗口 曹仲* ,4 AKHVI Era EWMITK! H.】咛 主|劃 图 1-10 新建的一个 VHDL 源文件的编辑窗口 (4) 在编辑窗口中编辑以下程序：

13、 Cancel vll 0 Q 口 0善 j阪而 3 曲右C 寸惜乜世匕包巒虫* 沈阳理工大学 - 10 - library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity count10 is PORT (cp,r:IN STD_LOGIC; q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ); end count10; ARCHITECTURE Behavioral OF count10 IS SIGNAL

14、count:STD_LOGIC_VECTOR(3 DOWNTO 0) ; BEGIN PROCESS (cp,r) BEGIN if r=1 then count=0000; elsiF cpEVENT AND cp=1 THEN if count=0011 THEN count =1111; ELSE count = count-1; END IF; end if; END PROCESS; qStart Compilati on 编译该文件，系统将开始编译，结束 后，给出提示信息和编译结果，如图 1-12 所示: tna Isfea比弹 I3EE:二=am=: qzarrj_. nad_a

15、ic.TLEa_Ealu*ed,I ”=MXL_ E.t35i3_ELU*= f :=WEC : CDU3E14 _7.UE Dg_aEAliri 13_-:dy NflEtlai: Tnsd E-CS EEflcLLraLJT *3 LndcSiDBd, id/Pr as =7 vcalaLEt ISfDI W 3D-KEML -Hl 15 tt C：Ottd U C 乩M HHZ ttLrKfl M UKt JBIHJnKt ,IM dtiKJJIU3l BXMltt2；T IlfM TH* EEM CM* g W pLl TlVWt TfiilflWl ”代師口 LI 9/界 II Ts

16、Ea: *2uxrr TE rijiaide T3KUJ ku3yx E mi BucziiuEEJ. 3 errzn, H kucung ran: :, k |r iQi3aXHA | 讦旦弊|打1 e | V rs= iTnlj-Lii lb 5t*lkaLiri f TiiCHi EH-UB ii I RBI 申- 1X3Mar VurL+ r4frtMi& EIJ 3. * 尹旬Timf HiUraim | 血 IrlLT*刊 _ A h.Mi HI M Kak h-anMei- tl M1|iLHKf1 号Gl LK|ll NEAOI Ftnr Surma r 割 Flaw

17、Ehpnrd Inw 昏 Fnw DS S m-TWY j|S FkhrL旳 3 山曲比B - 蜀科Anfkr 出Tiding 4m FLivSliriu tv HiSHE JI VdrCliM. 沁曲曲 Ju a 2 21L$ SL L ZuJLd TS3 HiZ4i2Ud ST Z 5J Fdh tULiM. rmW ccnLJ) Cjnd-xri 口4 口 hul Id! / 5.W t ij L I J * f i馬 W ) RTIIAT IHM 沈阳理工大学 - 12 - ISEE；: Jumr IE Faitrrral ;&ei WBX J=DC_MLT2n mEuic!

18、cJlDcki vzd/ECE uncry Kiak-lar -T IsE 口 Clsci -cp- IXSELL feu 丄.ErjtxLckrd to 271-03 HHE bctunc. aoura EBg3JtEE ccuil; |0 - dcrtLEMLLn H；tLrvE= c?uxtZ| - - L InEo G EM eiiKle jr M dctui/nai 匸ia FJL厂 OOJE eeguctE。诫山t|L厂 u，冲“ ns * * Info QMETU C；A9EilC- Tlfdnff iMljliEE 19 HOCtJIStJl. Q iEETaFiar L vt

19、lLilQ Taft F L Cswi MM - rj二5. ETlkXi * Ik-Mri) baMliLi- DHwr-kiii pra( (ria*mc fuldiJ 鬥PHLU Tiiat 1,3 Eta htli 1. h rwr |创皆1也 riF : BkJillfaLls-ra 14旧祜 汕. 900闪 I砒说 Node F亍del Look 一_|5 Nod 競 Found- Name - Z1 m匸 5 丑趁aIlllf. 5.s-.- n _.i5?rt.sls - is % 2 J 1f FILj r沈阳理工大学 - 13 - 图 1-17 仿真文件存盘时，文件名字必须

20、与顶层文件同名，即 count10，默认即可。 沈阳理工大学 - 14 - 图 1-18 图 1-18 是为仿真输入赋值的。如想赋值 1单击 入 (2)单击菜单进行仿真 | lools Window Help 範1 Stop Processing Ctrl+Shi izt+C ； Start 匚ompilation Ctrl+L E Analyze Current File | Start Update Memory Initiallztion File Coimpilati on Repor t Ctrl+R Slart Compilation wd Simulati&nCtrl+S

21、hift+K & Generate Functional Siimulalien Netlist K3St!it Simulati on 分工I Simulation Debug 1 Simulation Report Ctrl+Shi ft+R 应 Compiler Tool Simulator Tool 1 Classie Timing Analyzer Tool - 松松 Power Pl ay Fo#er Anslyrer Tzl V Il 1 图 1-19沈阳理工大学 - 15 - 仿真结果如图 1-20 JKI3- TXUE JUJE-iZ-l Ea LI- c =/csu

22、xsl DI* CfnEO ./tff 9 CXXK EC pniKirvB mr iifnal E=*iiu3,z:aM u KJH sue帀 rwjax MEVxr =s anihLad. SLau-itlcca snctLt丄aa i wta 1 jntb-ilXElatlDar dLMiAtiaci衆芮日你 丄即 (4.4* k PirtKT 就 Neamixlius lb ilKiLftTm. L H4 Qyi-TCup EJ SIHLFPST M|p rpQCRtpfQL Q itTEPTVj Q WTRnOV 图 1-20 仿真波形 1.4 引脚锁定与下载 左上侧 Assig n

23、ment 选项中选 Pi ns,下侧 Location 分配引脚：cp-PIN_28 q3-PIN_114 q2-PIN_115 q2-PIN_116 q1-PIN_117 r-PIN_49。 图 1-21 # He Eii YE 鮎 D R 口 0 吾 - |uurtlO -n A 年 r他灼 t 3 巻应9 TM 日企左如hni 口 M1 ! t. ifi :-.liildi ,i V % FLh A Ikddj - AjaMkLicr HH-fa-i4 prifriMiEiC = QMJLC TIBIBJ Hfrdnia ECVi MLi al ItiHw l.aira 2 SntaLr

24、tun R pcirt 爭Ifil HDIKK Kn r =W SrtfiAflS 三 unwTury 吝誓 SimuMun W wluim |N|叶硏 Siwwi&n HFia TIMUF b wwTnsfir |lSuOffw I llHiw E* 一亘脊_glj滸 A丟叹 科性. OD E* fM.p ac 茹 _r i_n_rLTL_rLruLrLrmLrLnLTTTTj-L_r fe Ta UT JfiTT；!JiljlfiTXtTirijiTYTCTiTfTrtnTflT：&阿fficnmiTmynEnTI 厂 NUM 増 Qyjft | 畀创dtlWcM时 1。

25、ewntO - Pin Pljinnfr E* ( J|FIN.W For Melp, peep Fl | 曙 FIKOI Fbn couMII4IM WV. EBUl l-|41d |Cak)llfaLl-M,i h 0 ttf=: Ncnfqn |黑4 乍血 Ini口 上 irfc 怜 1 * UGF h A EP k “1曲 g $ Nanied rkce rm Top View W1r 酮id Cydione EPU血创DOB 沈阳理工大学 - 16 - 右键点击 Tools - Programme, 囱 Quartui U = c/cgyntWccMmlO - countlQ - k

26、gntlXcHl 图 1-22 1.5 仿真结果分析 由仿真波形图可以清楚地看到在一个周期之内，即由大到小，依次完成了四 位二进制减法计数的功能。其中由于缺了 0000 0001 0010 三个状态，即缺了十进 制数中的 0 1 2 三个数，在波形仿真中，在这几个状态处发生跳变，即由 0011 直 接跳回到 1111,即完成一个周期的计数，不断循环往复，进行计数。 2. Multism 实现过程 2.1 求驱动方程 相关结构示意框图和状态转换图见上 （二）所示步骤。选择四个时钟脉冲下 降沿触发的 JK 触发器，因要使用同步电路，所以时钟方程应该为 CP。=CR =CP2 MP3 =CP （1）

27、求状态方程 由所示状态图可直接画出如图 2.1 所示电路次态 Q31 1 Q； 1 Q； 1 Q： 1的卡诺 图，再分解开便可以得到如图 2.2 所示各触发器的卡诺图。沈阳理工大学 - 17 - Q； Q0 Qan Q 00 01 11 10 00 XXXX XXXX 1111 XXXX 01 0011 0100 0110 0101 11 1011 1100 1110 1101 10 0111 1000 1010 1001 沈阳理工大学 - 18 - 图 2.1 次态Q3 1 Q2 1Q0 1的卡诺图 将上述卡诺图对应拆成四个卡诺图，分别求出 Q1、Q2 1、Q1、Q：1表达式 如下所示： 沈

28、阳理工大学 - 19 - Qin Q0 Q3 Q2 oo r 01 11 10 00 X X X 01 1 0 f 1 1 0 J 0 1 0 io V 0 u 0 (c) Qin1的卡诺图沈阳理工大学 - 20 - 图 2.2 各触发器的卡诺图 (1)根据卡诺图进行相应化简即得到状态方程，如下： Qn 1 二 QTQT Q3(Q2 Qin Qon) Q； D - QQQ7 Q37) (Qi Qn)Q； Qi d - QIQ? - Q1nQ0n Qy Q7 辺氐 (2)求驱动方程 由于 JK 触发器的特性方程为 Qn J KQn 用状态方程与特性方程做比较，可得对应驱动方程，如下:沈阳理工大学

29、 - 21 - J3 二Qn K3 =02 0100 J2二可可 Q K2 二 Qn 00 Q0 Jo 2.2 画逻辑电路图 根据所选用的触发器和时钟方程、输出方程、驱动方程，便可以画出如图 Ko = 000： 沈阳理工大学 - 22 - 2.3 所示的逻辑电路图 图 2.3 逻辑电路图 沈阳理工大学 - 23 - 图 2.4 逻辑分析仪的仿真 检查电路能否自启动：把无效状态 0010 0001 0000 带入输出方程和和状态方 程进行计算，结果如下： 0011 /0 1101 0001 /0一 1101 0000 /0 1111 由此可见，在 CP 操作下都能回到有效状态，即电路能够自启动。 2.4 结果分析 Multism 是一种虚拟仪器，可以用来验证电路的设计的正确性。根据相关计 算，得出时序电路的时钟方程、