IBIS建模和PCB信号完整性分析

1、27卷第10期2010年10月Vol. 27 No. 10OcIoImt 2010微电子学与计算机MICROELECTRONICS & COMPUTERIBIS建模和PCB信号完整性分析周博远，于立新，褚军舰（北京微电子技术研究所北京10（）076）摘 要：随着数字系统中时钟频率的提高.P（：B上的信号完整性也日益成为设计过程中不可忽略的问题.文中通 过阐述IBIS模型的建立和P（：B板上信号完整性的分析介绍了 F必要的基于IBIS模型建立的信号完整性仿真 及分析方法，例举了时钟网络设计的反射仿真结果对比.关键词：PCB:信号完整性；行为级模型；IBIS建模中图分类号：TN4文献标识码

2、：A文章编号：1000- 7180（ 2010）10- 0111- 03Method of IBIS Modeling and PCB Signal Integrity AnalysisZHOU Bcryuan, YU Lrxin CHU Juirjian(Beijing MicroPronic Technology Institute, Beijing 100076. Cliina)AlKtract： As the ckx k rate of digital system in(T<uses, the PCB signal intcgrily ( SI) probkun Ixwomei

3、 unignorable. By taking advantage* of I BIS mode*! and analyzing lh<a SI issiws on PCB. anuerssary SI analysis ami simulation mdhaxl btil on the IBIS modding is presenter! in t his paper. Fiiuilly the reflect ion sim ulalion results of t he met ImhI on a dock nd are introducil an example.Key word

4、s: PCB; Signal Integrity ( SI); behavioT model; I/O Buffer Informal ion Specificalion ( IBIS) modeling1引言随着IC产业的发展，无论是时钟频率或者是系 统的密度都人幅提升，对系统PCB的设计提出了更 高的要求.在高速数字电路设计中，信号完整性问题 （si）是其q > &严重的问题之一.进行信号完整性 仿真则必须有仿真模型的支持，目前使用比较广泛 的SI仿真模型是IBIS模型.信号完榕性问题主要有反射、串扰、地弹等方 而,文中以H产研发的通用CPU开发板设计为例， 介绍CPU的IB

5、IS建模和对板上系统时钟网络反射 仿真过程，仿真结果的对比和应用.2 IBIS模型介绍IBIS模型最初是由Intel公司开发专用T PCB 板级和系统级的数字倍号完整性分析的模熨.IBIS 模熨无需描述I/O单元的内部设计和晶体管制造 参数，有利于保护知识产权,因而得到了半导体厂商的欢迎和支持.此外,IBIS模型的仿真速度一般比SPICE模型高20倍，非常适合丁系统级的仿真.族J：这些优点.IBIS模型得以迅速的发展和广泛血用 于PCB系统设计中,1999年被认定为美国正式的 工业标准（EIA/ANSI 656- A）.【B1S模型的输出缓冲器的基本等效结构由八 个部分构成（图1）,即上拉管P

6、ullup,下拉管Pulldown. 电源箝位Power _ Clanip,地箝位（；N1） _ Clamp,伴随电容 C _ coinp 和封装 R _ pkf. C _ pkg. L _ pkg参数.VCCBR VCCPull upRamp"*Pull downRampPowerClamp Rjjkg L_pkgGND_Clamp -i-G_CIamp Ckg pGND & GNDGNDGNDp图1 IBIS模型输岀端结构27卷第10期2010年10月Vol. 27 No. 10OcIoImt 201027卷第10期2010年10月Vol. 27 No. 10OcIoIm

7、t 2010收稿日期：200914;修回日期：200910- 18© 1994-2011 China Academic Journal Electronic Publishing House. All rights reserved, 第10期周博远,等：IBIS建模和PCB信号完整性分析1 13第10期周博远,等：IBIS建模和PCB信号完整性分析1 13输入缓冲器的皋本等效结构和输出相比没有 上拉和下拉器件，由四个部分构成.如图2所示.TVCCR_pkg L_pkgGND Clamp * C.Comp $ GNDGND $第10期周博远,等：IBIS建模和PCB信号完整性分析1

8、1394-2011 China Academic Journal Electronic Publishing House. All rights reserved.图4 Pull up仿真电路图2 IBIS模型输入端结构IBIS模型使用数据表格的形式來记录所要描 述的电路的行为.其中上拉IV Illi线表格，记录当 激励为逻辑,0”时,对应输出端在不同电压值时流出 输出端口的电流值.相同的，下拉IV曲线表格，记 录当激励为逻辑“ 1”时，输出端电压对应的输出电 流.IB IS模型用以上的M组数据对缓冲器稳态行为 进行描述.在IBIS模型中使用Voltage- T iine(VT)曲线 表格來记

9、录器件的瞬态行为.其A对J：非反向逻辑 的缓冲器.上拉VT |11|线rising wavefonn记录了曲 线对一个在0时刻幅值由逻弾0”跳变至逻卅T的 阶跃函数激励的响应.下拉VT, till线falling wave- fonn记录了曲线对一个在0时刻幅值由逻辑“ 1”跃 迁至逻辑44(T的阶跃西数激励的响应根据不同的负 载情况,一个IBIS驱动器模熨可能有两组VT【II线 或者四组VT |11|在绘初版本的IBIS模型标准 中,不记录VT曲线,只是记录VT曲线的平均斜 率,称为RAM P.为了提高仿真精度,文中主要介绍 一种丁程中普遍适用的建模和仿真方法3 IBIS模型的建立目前大多数

10、厂商都免费提供产品的IBIS模型, 为用户仿真和辅助设计使用对于一吐暂时没有可 用的IBIS模型的电路，如果能得到SPICE模型,也 可以通过仿真的方法建立其ibis模ml>51,但大部 分厂商因为知识产权的原因一般不愿提供SPICE 模熨.IBIS模犁也可以通过测试的方法得到，但是 测试方法对结果的稱确度影响很大，并且用测试的 方法建立IBIS模羽仅限丁比较简单的元件.木课题 中的CPU为H主研发.因此可以通过SPICE仿真 建立IBIS模型，流程如图3所示.以输出缓冲器上拉仿真为例，将以一个内部不 可见的子电路來代替实际的加密的SPICE模型，如 图4所示，其余的部分可以通过调格激励

11、和扫描方 式得科为得到IBIS模型中描述器件上拉行为的V- I 数据将输入置为逻辑高电平，在输出端加上一个H 流电床源,考虑到过冲的理论绘大值进行从- V CC 到2VCC的直流电床扫描.此时仿真还未得到Pull叩的准确稳态行为，为 了得到上拉曲线的准确值，需要从以匕仿真得到的 电流值中减去箝位二极管电流.箝位数据町以通过 将OEN设置为Disable后用同样的仿真得到.幣理 后得到输出缓冲器的Pull up V- I曲线和LIS文 件榕理LIS文件中的数据，并修改格式后可填入 IBIS模型中.对于Pull down及地箝位曲线只要将 扫描位置改为对地即可rising waveform和fal

12、ling w aveform则通过瞬态仿真完成.4 IBIS仿真和结果分析对信号完棉性效应敏感的网络称为4关键网络”， 一般来说,可能是时钟线，或是一些高速总线.文中选 择以时钟网络为例，介绍对系统中时钟信号网络的反 射进行仿真和分析完成系统原理图后，町以提取 布线前网络拓扑时钟网络拓扑如图5所示.图5前仿真时钟网络拓扑为进行对比，对该网络分别进行工作丁 65MHz和133MHz状态,不加端接电阻,即图中R1为0Q 时的反射仿真仿真结果如图6、图7所示.图6在65MHz的工作状态SRAM2JWJSDCLK. 133MHz图7在133MHz的工作状态从仿真结果对比可以看出,未进行阻抗匹配的网 络

13、由J：阻抗不连续信号的反射在信号边沿造成了较 大的过冲，过冲的峰值达到4. 28V,超过3. 3V近IV, 会对元件内部造成较大的干扰其至损害.在布线中添 加端接电阻并进行布线后仿真传输线阻抗值可由仿 真工具得到，而反射系数可以通过计算得出：p_J Z2+ Zi其中,Z|为传输线前段阻抗,Z2为传输线后段阻抗. 反射不可能被完全消除，但可以根据反射最小的原 则得到一个最佳的选择.实际设计中，根据公式，并 通过对R 1进行30 50Q阻值扫描，选择37Q电阻 进行布线后如图8所示.图8布线后时钟网络拓扑Ml的彳交好地;订除£反射丹味D起的上1九|过冲峰值|ling House. All

14、 rights rcscr c(l仿真结果与未加H1J对比可以看出，37 Q端接电 从原4. 476V减小990. 855mV,如图9所示.文中还 通过调整网络走线优化了阻抗特性，开发板完成设 讣装焊后工作良好.SDCLK _SRAM2 Oohm SDCLIC_3M3_Oohni SDCLK 3803 5?.$ohm SiX7LK_SRAM2_37.5olim图9加端接电阻前后133M Hz的过冲对比5结束语文中建立了特定CPU的IBIS模型，并基于模 型,对系统PCB时钟网络进行了反射仿真，为优化 网络的反射性能、SI分析进行高速PCB设计提供了 一种设计方法.参考文献：| 1 | Erie

15、 Bogat in Signal in ferity: simpl M | . New Jer sey: Pearson Education Prent ice Hid I. 2(X)5.|2 El A Staixlard ANSI/EIA- 656 - A- 1999. I/O l)uff(T iiiformation s|)ecification(IBIS) version 3. 2f S. The IBIS Opm Forum, 1999.| 31 T ini Coyle. An tnginetr' s gui<le to hacking IBIS mmlels (EB/OL|. | 2009 - 08 - 21 |. Signal Consulting Group, http: / / vi w w sicoiisuhaul, coin/ prtiis _ kit/lispier _ ibis _ stMiiiiiar| 4 A mbrish Kanl Varma Improved behavioral modding ba>al on the in|Hit output biifftrion sjwdfiration ( I)North (Carolina: North (arolir