ICT测试盲点问题和PCB测试点设计_第1页
ICT测试盲点问题和PCB测试点设计_第2页
ICT测试盲点问题和PCB测试点设计_第3页
ICT测试盲点问题和PCB测试点设计_第4页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、ICT 测试盲点问题不可测零件或不稳定测试程序 电容:1小电容并联大电容:C1 = 1nf , C2= 1uf (相差10倍以上),C1 C2 , C1 无法准确测量。2. 电容并联电感: 需用交流电信号以相位分离法检测, 但有误差, 不易测出。(电容并联小电阻 ) :小电容300PF:标准值易偏高,较受旁路干扰,标准值易变更、不稳。电阻: 电阻并联电容:因为电容之充放电效应 ,测量值轿标准值偏低,延迟时间不可超 过 500 M Sec 重复测试不可超过 5 次,测试较不稳。电阻并联电阻:测量值Rx = R1*R2 /(R1+R2)=须修改标准值,并联电阻若有误 差值,不易测试出。电阻并联电感

2、:在直流信号源下是近似短路,所以无法被准确测出。 电阻并联跳线:所有的电流皆流经跳线,所以电阻无法被测出。小电阻并联大电阻:大电阻无法量测。 (相差 20 倍以上)二极管: 二极管与电感并联:二极管无法准确测量。二极管与跳线或保险丝并联:二极管无法准确测量。 齐纳二极管 ( Zener Diode ):量测电压为它的崩溃电压,超过系统量测范围。二极管并联二极管:无法测量 ,ADSYS 可以用 DR Mode 测试,可以准确量测。其它:振荡器 (XTAL) 功能是否正常。(振荡器是以小电容方式作量测 ,4MHz 以下可以量 测漏件)IC 之保护二极管并联本身或其它 IC 之保护二极管,致 IC

3、脚空焊或折脚无法量 测。单端点之线路断线无法测试。问题点类别解决方案系新他牌电容电解电容极性可测率100%,不漏判厂可测率低于50%,会漏判电容并联电感测试频率达2MHz,盲点范围较小(测Z时,测量信号避开谐振 点)测试频率仅1MHz,盲点范围较大(测Z时,测量信号避开谐振 点)小电容300p2MHz高频信号源较易测试 除非实际线路构成测试盲点, 否则测试上不成问题仅1MHz信号源,较难测试小电容并联大电容电路原理盲点电路原理盲点电阻电阻并联电容测Z有机会,并联大电容较花 时间X小电阻并联大电阻测等值电阻,要靠测试精度抓 大电阻问题,小电阻测得到没 问题X电阻并联电感电路原理盲点电路原理盲点电

4、阻并联跳线电路原理盲点电路原理盲点二极体二极管与电感并联电路原理盲点电路原理盲点二极管与跳线或保险丝 并联电路原理盲点电路原理盲点齐纳二极管(Zener Diode )电路原理盲点电路原理盲点二极管并二极管只能当作一个测,无法100% 完整测试,另外一只反向测不出(aoi有解)X其它振荡器(XTAL)功能是 否正常电路原理盲点电路原理盲点IC之保护二极管并联 本身或其它IC之保护 二极管电路原理盲点电路原理盲点单端点断线要植针才会Show出,或断线 端有可测零件时会测出该组 件故障,不会指示开路XPCB 板如何留测试点LAYOUT 规则1. 虽然有双面治具, 但最好将被测点放在同一面。 以能做

5、成单面测试为考虑重点。 若有困难则TOP SIZE针点要少于BOTTON SIZE。2. 测点优先级:1 .测试点(Test pad) n .零件脚(Component lead)川.贯穿 孔(Via hole)-但不可 Mask.3. 二被测点或被测点与预钻孔之中心距不得小于1.27mm(50mil)。以大于2.54mm(100mil)为佳。其次是 1.905mm(75mil)。4. 被测点应离其附近零件(位于同一面者)至少2.54mm。如为高于3mm零件,则 应至少间距 3.05mm。5. 被测点应平均分布于 PCB 表面,避免局部密度过高。6. 被测点直径最好能不小于 0.7mm(28m

6、il),如在上针板,则最好不小于1.00mm, 形状以正方形较佳 ( 圆的也可)7. 空脚在可允许的范围内,应考虑可测试性,无测试点时,则须拉点。8. 定位孔要求:I .每一片PCB须有2个以上之定位孔,且孔内不能沾锡。(孔径至少3mm)n . 选择以对角线,距离最远之 2 孔为定位孔。 (分布于四边 )9. CAD GERBER FILE 有否转换成 CAM (FAB-MASTER) 兼容程序。10. 螺丝孔边距 TEST-PAD 至少 6mm。11. 每个 NET 是否有留 TEST-PAD。12. TEST-PAD SIZE 锡面是否为 3mil。13. TEST-PAD TO TEST

7、-PAD中心点距离至少 54mil。14. TEST-PAD距板边至少5mm。15. SMD CHIP1206以上零件之 PAD边缘距TEST-PAD中心至少100mil。16. SMD CHIP1206以下零件之 PAD边缘距TEST-PAD中心至少60mil。50mil17. SOIC与TEST-PAD距离,若为横向至少距离 50mil,直向至少距离35mil nd0 u ULI35mil18. PCB厚度至少要0.62" (1.35mm),厚度少于此值之PCB容易板弯,需特殊处 理。19. 避免将测点置于SMT零件上。非但可测面积太小不可靠,而且容易伤害零 件。20. 避免使用过长零件脚(大于0.17" ; 4.3mm)或过大的孔径(大于1.5mm)为被测 点。21. 由 DEVICE UNDER TEST PADS 至 TEST PADS 的误差:+ 0.05mm22. 在CONDUCT PROBE侧的零件高度 6.5mm以内。23. PAD内不可有贯穿孔。24. 所有 NET LIST 须拉 TEST POINT,而不是用 VIA HOLE。25. IC & CONNECTOR 之 NC 未使用

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论