电子技术基础数字部分

1、电子技术基础：数字部分（第5版）阪內电子技术基础敷字都分（篇五版） 中"大#电千收术 主交><主作 者：康华光著华中科技 大学电子技术课程组编出版社：高等教育出版社 isbn： 9787040177909 出版时间：2006-01-01版 次：5页 数：536内容简介电子技术基础：数字部分（第5版）为普通高等教育“十五”国家级规 划教材。前版荣获2002年全国普通高等学校优秀教材一等奖。其特点如下：（1） 加强了数字逻辑的概念与设计；（2）以cmos器件为主兼顾其他类型的器件；（3） 引入了 verilog硕件描述语言和quartis ii集成开发软件，利用pld和eda

2、技术 可以实现多种数字逻辑电路；（4）采用新的思路和技术构建模数和数模转换器, 作为模拟电路和数字电路的接口。全书内容包括：数字逻辑概论，逻辑代数和verilog®件描述语言，逻辑门 电路，组合逻辑电路，锁存器和触发器，时序逻辑电路，存储器、复杂可编程器 件和现场可编程门阵列，脉冲波形的产生和变换，模数和数模转换器，数字系统 设计基础。电子技术基础：数字部分（第5版）可作为高等学校电气信息类（含电 气类、电子类）等专业“数字电子技术基础”课程的教材。目录1数字逻辑概论1.1数字电路与数字信号1.1.1数字技术的发展及其应用1.1.2数字集成电路的分类及特点1.1.3模拟信号和数字信号

3、1.1.4数字信号的描述方法1.2数制1.2. 1十进制1.2.2二进制1.2.3 h"一二进制之间的转换1.2.4十六进制和八进制1.3二进制数的算术运算1.3.1无符号二进制数的算术运算1.3.2带符号二进制数的减法运算1.4二进制代码1.4.1二一-卜进制码1.4.2格雷码1.4.3 ascii 码1.5二值逻辑变量与基本逻辑运算1.6逻辑函数及其表示方法小结习题2逻辑代数与硬件描述语言基础2. 1逻辑代数2.1. 1逻辑代数的基本定律和恒等式2.1.2逻辑代数的基本规则2.1.3逻辑函数的代数化简法2.2逻辑函数的卡诺图化简法2. 2. 1最小项的定义及其性质2.2.2逻辑函

4、数的最小项表达式2.2.3用卡诺图表示逻辑函数2.2.4用卡诺图化简逻辑函数2.3硬件描述语言verilog hdl基础2. 3. 1 verilog的基本语法规则2.3.2变量的数据类型2.3.3 ver订og程序的基本结构2.3.4逻辑功能的仿真与测试小结习题3逻辑门电路3. 1 mos逻辑门电路3.1.1数字集成电路简介3. 1.2逻辑电路的一般特性3. 1.3 mos开关及其等效电路3. 1.4 cmos反相器3. 1.5 cmos逻辑门电路3. 1.6 cmos漏极开路门和三态输出门电路3. 1.7 cmos传输门3. 1.8 cmos逻辑门电路的技术参数3. 1.9 nmos门电路

5、3.2 ttl逻辑门电路3. 2. 1 bjt的开关特性3. 2. 2基木bjt反和器的动态性能3.2.3 ttl反相器的基本电路3. 2.4 ttl逻辑门电路3.2.5集电极开路门和三态门电路3.2.6 bicmos 门电路3. 2. 7改进型ttl门电路抗饱和ttl电路*3.3射极耦合逻辑门电路*3.4砂化镣逻辑门电路3.5逻辑描述中的儿个问题3.5.1正负逻辑问题3.5.2基本逻辑门电路的等效符号及其应用3.6逻辑门电路使用中的儿个实际问题3.6.1齐种门电路z间的接口问题3.6.2门电路带负载时的接口电路3. 6. 3抗干扰抬施3.7用vefilog hdl描述逻辑门电路3. 7. 1

6、 cmos门电路的verilog建模3. 7.2 cmos传输门电路的verilog建模 小结习题4组合逻辑屯路4.1组合逻辑电路的分析4.2组合逻辑电路的设计4.3组合逻辑电路中的竞争冒险4. 3.1产生竞争冒险的原因4. 3.2消去竞争冒险的方法4.4若干典型的组合逻辑集成电路4. 4. 1编码器4. 4. 2译码器/数据分配器4. 4. 3数据选择器4. 4.4数值比较器4. 4.5算术运算电路4. 5组合可编程逻辑器件4. 5.1 pld的结构、表示方法及分类4. 5.2组合逻辑电路的pld实现4. 6用verilog hdl描述组合逻辑电路4. 6.1组合逻辑电路的门级建模4. 6.

7、2组合逻辑电路的数据流建模4. 6.3组合逻辑电路的行为级建模小结习题5锁存器和触发器5. 1双稳态存储单元电路5. 1. 1双稳态的概念5. 1.2双稳态存储单元电路5. 2锁存器5.2.1 sr锁存器5.2.2 d锁存器5.3触发器的电路结构和工作原理5. 3. 1主从触发器5. 3. 2维持阻塞触发器5. 3.3利用传输延迟的触发器5.3.4触发器的动态特性5.4触发器的逻辑功能5.4. 1 d触发器5.4.2 jk触发器5.4.3 t触发器5. 4. 4 sr触发器5.4.5 i）触发器功能的转换5. 5用verilog iidl描述锁存器和触发器5.5.1时序电路建模基础5.5.2锁

8、存器和触发器的vemlog建模实例小结习题6时序逻辑电路6.1时序逻辑电路的基本概念6.1.1时序逻辑电路的模型与分类6. 1.2时序电路逻辑功能的表达6.2同步时序逻辑电路的分析6. 2. 1分析同步时序逻辑电路的一般步骤6.2.2同步时序逻辑电路分析举例6.3同步时序逻辑电路的设计6.3.1设计同步时序逻辑电路的一般步骤6. 3. 2同步时序逻辑电路设计举例6.4异步时序逻辑电路的分析6.5若干典型的时序逻辑集成电路6. 5.1寄存器和移位寄存黠6.5.2计数器6.6 jw verilog hdl描述时序逻辑电路6. 6. 1移位寄存器的vernog建模6. 6. 2计数器的veri log建模6.6.3状态