常用微处理器介绍实用教案

1、微机测控系统微机测控系统(xtng)(xtng)微处理器概述微处理器概述 特点： 集成度高、体积小、功耗低、可靠性高、成本低 作用： 微机测控系统的核心 负责各种检测信号(xnho)的采集、处理，控制指令的产生等第1页/共59页第一页，共60页。3.1 Intel 513.1 Intel 51系列系列(xli)(xli)及及9696系列系列(xli)(xli)单片机单片机 单片机是单片微型计算机的简称，它是微型计算机的一个重要分支。 在微机测控系统中，单片机是被采用最早和是最为广泛(gungfn)的一类微处理器。在测控系统开发中占据重要的地位。 微机测控系统中最常用的是8位以及16位单片机。第

2、2页/共59页第二页，共60页。3.1.1 MCS-513.1.1 MCS-51系列系列(xli)(xli)单片机单片机 Intel在20世纪80年代初研制(ynzh)。在80年代中期以专利转让形式把51内核给了许多半导体厂商，形成了与51指令系统兼容的单片机。 目前，国内市场上以Atmel和Philips公司的51系列单片机居多，如AT89C51、AT89LS54、P8031、P87C54等型号。 基本型：三总线架构，40脚封装 精简型：无三总线架构，可20脚封装 精简增强型：无三总线，增加许多功能部件 高档型：增加高性能附件第3页/共59页第三页，共60页。MCS-51MCS-51系列系列

3、(xli)(xli)单片机内部结构单片机内部结构第4页/共59页第四页，共60页。MCS-51MCS-51单片机内部结构单片机内部结构 运算器（ALU） 8051拥有一个高性能的运算器，它具有很高的执行速度，大部分指令的执行时间是1us，乘法指令的执行时间是4us。 控制器 控制器的主要功能是根据指令产生控制信号以控制单片机内部(nib)各部件的工作。8051的控制器由定时控制逻辑、指令寄存器和震荡器等组成。第5页/共59页第五页，共60页。MCS-51MCS-51单片机内部结构单片机内部结构 专用寄存器组 程序计数器PC 累加器A 通用寄存器B 程序状态字PSW 堆栈(duzhn)指针SP

4、数据指针DPTR第6页/共59页第六页，共60页。MCS-51MCS-51的存储器结构的存储器结构(jigu)(jigu)oROM地址(dzh)空间o片内最大8KB（8052），片外最大64KB。o片外RAM地址(dzh)空间o最大64KBo片内RAM地址(dzh)空间o128字节（8051）或256字节（8052）第7页/共59页第七页，共60页。MCS-51MCS-51的存储器结构的存储器结构(jigu)(jigu) 特殊(tsh)功能寄存器第8页/共59页第八页，共60页。MCS-51MCS-51的输入输出端口的输入输出端口 输入输出端口是单片机和外部进行数据交换和控制的通道，也称为I/

5、O端口或I/O接口。 4个并行I/O接口 MCS-51的4个8位并行I/O接口，分别命名(mng mng)为P0、P1、P2和P3，在这四个并行端口中，每个端口都有双向I/O功能。 每个I/O端口内部都有一个8位数据输出锁存器和一个8位数据输入缓冲器，4个数据输出锁存器和端口号P0、P1、P2和P3同名，都为特殊功能寄存器。 1个串行I/O接口 标准的通用非同步串行收发器（UART）第9页/共59页第九页，共60页。MCS-51MCS-51的输入输出端口的输入输出端口P3P3口的位口的位第二功能第二功能注释注释P3.0P3.0RXD串口数据接收P3.1P3.1TXD串口数据发送P3.2P3.2

6、INT0外部中断0输入P3.3P3.3INT1外部中断1输入P3.4P3.4T0计数器0输入P3.5P3.5T1计数器1输入P3.6P3.6WR外部RAM写使能信号P3.7P3.7RD外部RAM读使能信号o P0和P2两个端口除作通用(tngyng)I/O端口外，还作为单片机读取外部存储器时的地址线和数据线。o P3口第二功能第10页/共59页第十页，共60页。MCS-51MCS-51的中断的中断(zhngdun)(zhngdun)系统系统 8051有5个中断源，包括2个外部(wib)中断、2个定时/计数器中断和1个串口中断。中断源中断服务程序入口地址INT00003H定时器T0000BHIN

7、T10013H定时器T1001BH串行口中断0023H第11页/共59页第十一页，共60页。3.1.2 MCS-963.1.2 MCS-96系列系列(xli)(xli)单片机单片机 8098：准16位单片机，内部16位，外部8位。 80C196KB：标准的16位单片机，也可设置成准16位。 与51的主要区别： 取消累加器结构，可直接对寄存器组合及专用寄存器构成的256字节地址空间进行(jnxng)操作。 CPU通过专用寄存器直接控制IO。 HSI、HSO PWM第12页/共59页第十二页，共60页。80C196KB80C196KB及及80988098单片机引脚单片机引脚第13页/共59页第十三

8、页，共60页。内部内部(nib)(nib)定时定时 96系列(xli)单片机需要有6-12MHz间的输入时钟频率才能正常工作。 8098为3分频结构，80C196为2分频结构。第14页/共59页第十四页，共60页。存储空间存储空间 MCS-96的可寻址空间为64K字节。 其中自0000H至00FFH以及由1FFEH至207FH为专用空间（用户也可使用）。 此外所有(suyu)单元均归用户分配，可用来存放程序，也可用来存放数据，或作为外设接口的存储映像。第15页/共59页第十五页，共60页。芯片芯片(xn pin)(xn pin)配置寄存器配置寄存器CCRCCR CCR的内容由用户预先写入018

9、H单元（芯片配置字节），系统(xtng)复位时，该芯片配置字节被自动送入CCR寄存器。第16页/共59页第十六页，共60页。 I/O状态(zhungti)和控制寄存器 8098有两个I/O控制(kngzh)寄存器IOC0和IOC1。 IOC0控制(kngzh)定时器2和高速输入线。 IOC1控制(kngzh)某些引脚功能、中断源和两个HSO引脚。第17页/共59页第十七页，共60页。中断中断(zhngdun)(zhngdun)结构结构 8098有8个中断(zhngdun)类型的21个中断(zhngdun)源中断源中断向量地址优先级别软件2011H 2010H用户不可用外部中断200FH 200

10、EH7（最高）串行口200DH 200CH6软件定时器200BH 200AH5HS1.02009H 2008H4高速输出2007H 2006H3HSI数据2005H 2004H2A/D转换完成2003H 2002H1定时器溢出2001H 2000H0（最低）第18页/共59页第十八页，共60页。定时器定时器 系统中有两个16位定时器，定时器1和定时器2。 定时器1作为实时时钟用来同步其他(qt)事件。它自由运行，每8个状态周期加1。 该计数器在任何时刻均可读出，但一般不可改写，且除芯片复位之外也没有其他(qt)手段使其停止计数并恢复为0。 定时器1产生高速输入单元HSI和高速输出单元HSO的基

11、准时间。第19页/共59页第十九页，共60页。高速输入高速输入(shr)(shr)单元单元 高速输入单元HSI可用定时器1作实时时钟来记录外部(wib)事件发生的时间。“高速”表示事件的获取无需CPU的干预。方式选择位 事件定义008个正跳变为一个(y )事件01 每个正跳变为一个(y )事件10每个负跳变为一个(y )事件11每个跳变（正和负）均为事件第20页/共59页第二十页，共60页。高速高速(o s)(o s)输出单元输出单元 高速(o s)输出单元HSO的功能在于在预定的时刻触发某一事件，基本不要CPU干预。这些事件包括： 启动A/D转换 使定时器2复位 置四个软件定时器标志 改变六

12、条输出线（HSO.0-HSO.5）上的电平信号第21页/共59页第二十一页，共60页。模拟模拟(mn)(mn)接口接口 MCS-96单片机可以很容易地通过其模/数转换器、脉冲调制输出及HSO单元与模拟信号接口。 由4路输入的10位A/D转换器接受模拟信号。脉宽调制输出和HSO单元负责(fz)提供数字信号，经滤波后即用作模拟输出。第22页/共59页第二十二页，共60页。串行口串行口 96单片机的串行口有三种(sn zhn)异步和一种同步方式。 异步者为全双工方式，即发送和接收可以同时进行。 接收器是双缓冲的，故在第一个字节尚未被读取之前，第二个字节的接收过程即可开始。第23页/共59页第二十三页

13、，共60页。监视监视(jinsh)(jinsh)定时器定时器 监视定时器WDT是解脱软件故障的一个有利手段。 一旦它启动之后，其值每状态周期增1。因此(ync)，若不及时将其清0，它就会在64K状态周期后溢出并引起芯片硬件复位。第24页/共59页第二十四页，共60页。复位复位(f wi)(f wi)和掉电保护和掉电保护 在电源处于正常范围(fnwi)且振荡器稳定后，RESET引脚上至少保持两个状态周期的低电平就可使系统复位。 RESET引脚电压升高后，系统将执行10个状态周期的内部复位序列。在此期间，芯片配置字节CCR被从2018H单元读出并进而写入芯片CCR寄存器。 上电复位可用电容、单稳或

14、其他方法实现，对于96系列单片机，复位电平是低电平有效第25页/共59页第二十五页，共60页。3.2 3.2 数字数字(shz)(shz)信号处理器信号处理器DSPDSP DSP（Digital Signal Processor）是一类专门针对数字信号处理算法而进行了优化设计的微处理器。 实时性、计算精度 浮点数运算能力 特殊的硬件结构 特殊的构架 特别适合应用(yngyng)于数字信号处理以及数字图像处理等应用(yngyng)。第26页/共59页第二十六页，共60页。3.2.1 DSP3.2.1 DSP特殊功能特殊功能(gngnng)(gngnng)与特点与特点 专门(zhunmn)数字处理

15、能力 “积之和”运算 专门(zhunmn)的硬件来实现16位或32位的乘法运算和乘法累加运算。 乘法运算可以在一个周期内完成，并自动对结果进行累加。第27页/共59页第二十七页，共60页。3.2.1 DSP3.2.1 DSP特殊功能特殊功能(gngnng)(gngnng)与特点与特点 高速数据存取 数据存储速度是限制微处理器实际运算效率(xio l)的主要瓶颈之一 哈佛结构冯诺依曼结构哈佛结构(jigu)第28页/共59页第二十八页，共60页。3.2.1 DSP3.2.1 DSP特殊功能特殊功能(gngnng)(gngnng)与特点与特点 高速数据存取 地址生成单元(dnyun)（AGU） 特

16、殊的寻址方式 模寻址（modulo addressing）、位反转寻址（bit-reversed addressing）第29页/共59页第二十九页，共60页。3.2.1 DSP3.2.1 DSP特殊特殊(tsh)(tsh)功能与特点功能与特点 类RISC指令集 精简指令集计算机（Reduced Instruction Set Computers，RISC） DSP器件的设计参照了RISC的设计思想(sxing) 指令长度固定、执行周期一致 大量采用通用寄存器第30页/共59页第三十页，共60页。3.2.1 DSP3.2.1 DSP特殊特殊(tsh)(tsh)功能与特点功能与特点 并行(bng

17、xng)运算 可以同时执行多条指令 TMS320C6745最高时钟频率为456MHz，而其最高运算速度可以达到3648MIPS TMS320C6745取指时每次读取8字长度的指令，组成一个取指包（fetch packet）第31页/共59页第三十一页，共60页。3.2.1 DSP3.2.1 DSP特殊特殊(tsh)(tsh)功能与特点功能与特点 并行(bngxng)运算 每条指令的最低位称为p位，它决定了该条指令是否能够与其他指令并行(bngxng)执行。 P=1表示该指令和后一条指令同时执行 P=0表示该指令不能和后一条指令同时执行 完全串行第32页/共59页第三十二页，共60页。3.2.1

18、 DSP3.2.1 DSP特殊特殊(tsh)(tsh)功能与特点功能与特点 并行(bngxng)处理 完全并行(bngxng) 部分并行(bngxng)第33页/共59页第三十三页，共60页。3.2.1 DSP3.2.1 DSP特殊功能特殊功能(gngnng)(gngnng)与特点与特点 硬件循环 重要的数字信号处理算法，如数字滤波、FFT等，都需要进行高速(o s)的循环操作。 DSP器件引入了一些硬件来实现指令循环，只有设置好相关参数，一条或一段指令就可以高效地自动循环执行，而无需软件控制。第34页/共59页第三十四页，共60页。3.2.2 DSP3.2.2 DSP内部结构内部结构 TMS

19、320C6742内部结构 DSP子系统 系统控制 JTAG接口(ji ku) 片上设备 SCR第35页/共59页第三十五页，共60页。3.2.2 DSP3.2.2 DSP内部结构内部结构 TMS320C674x CPU结构( jigu)第36页/共59页第三十六页，共60页。3.3 3.3 嵌入式微处理器嵌入式微处理器ARMARM ARM是高级精简指令集计算机（Advanced RISC Machines）的简称，同时也是设计该处理器的公司的名称。 ARM处理器具有体积小、成本低、功耗低、执行效率高等(godng)特点。 chipless生产模式，ARM公司本身并不设计和生产芯片，而是设计高效

20、的IP（Intellectual Property）Core作为产品，提供给授权的半导体制造企业。第37页/共59页第三十七页，共60页。3.3 3.3 嵌入式微处理器嵌入式微处理器ARMARM 典型产品 NXP公司的基于ARM7的LPC2200、LPC2300等系列，功耗低、封装小巧、包含丰富的片内外设和GPIO，特别适合用于工业控制领域； TI公司将其业界领先的DSP内核与ARM内核集成到一个芯片上，推出了OMAP系列处理器，深受移动通信(tng xn)终端设备制造商的欢迎； FPGA厂商也与ARM公司合作，推出了带有ARM硬核的FPGA产品，结合了FPGA和ARM的优势。第38页/共59

21、页第三十八页，共60页。3.3.1 RICS3.3.1 RICS体系结构体系结构 复杂指令集计算机（Complex Instruction Set Computer，CISC）结构 Intel的x86平台 指令复杂且数目繁多 指令长度不统一 内部结构变得非常复杂，体积(tj)、功耗、成本等都较高 执行效率较低第39页/共59页第三十九页，共60页。3.3.1 RICS3.3.1 RICS体系结构体系结构 精简指令集计算机（Reduced Instruction Set Computer，RICS） 指令格式统一，操作码的长度、位置固定 所有指令的执行(zhxng)时间一致，便于实现流水线 使用

22、大量通用寄存器，运算器可以对每一个寄存器中的数据直接进行操作，可将结果存放到任何一个寄存器中 简单的寻址方式 RISC相比CISC有许多优点，但是也存在一些缺点，比如程序代码占用空间较大等。第40页/共59页第四十页，共60页。3.3.2 ARM3.3.2 ARM处理器系列处理器系列(xli)(xli)系列系列构架构架主要特点主要特点速度速度ARM7ARM7ARMv43级流水线，功耗极低130MIPSARM9ARM9ARMv4T5级流水线，全性能的MMU，支持指令和数据Cache200MIPSARM9EARM9EARMv55级流水线，支持DSP指令集，全性能的MMU，支持指令和数据Cache3

23、00MPIPSARM10EARM10EARMv56级流水线，支持DSP指令集，支持VFP10浮点处理协处理器，全性能的MMU400MIPSXscaleXscaleARMv5TE7级流水线，支持DSP指令集，Intel目前主要推广的ARM微处理器800MIPSARM11ARM11ARMv68级流水线，SIMD构架，支持多核，全性能的MMU1000MIPSCortexCortexARMv713级流水线，支持Thumb-2指令集，全性能的MMU，支持指令和数据Cache2000MIPS第41页/共59页第四十一页，共60页。3.3.3 ARM73.3.3 ARM7体系结构体系结构 ARM7TDMI基

24、本(jbn)结构第42页/共59页第四十二页，共60页。3.3.3 ARM73.3.3 ARM7体系结构体系结构 流水线 三级流水线第43页/共59页第四十三页，共60页。3.3.3 ARM73.3.3 ARM7体系结构体系结构 ARM7工作(gngzu)状态 ARM Thumb ARM7工作(gngzu)模式工作模式工作模式模式代码模式代码描述描述用户模式用户模式usr0b10000正常程序执行模式快速中断模式快速中断模式fiq0b10001用于支持高速数据传输或通道处理外部中断模式外部中断模式irq0b10010用于一般中断处理管理模式管理模式svc0b10011用于支持操作系统的保护模式

25、访问终止模式访问终止模式abt0b10111实现虚拟内存以及内存保护未定义指令模未定义指令模式式und0b11011用于支持硬件协处理器的软件仿真系统模式系统模式sys0b11111执行操作系统的保护任务第44页/共59页第四十四页，共60页。3.3.3 ARM73.3.3 ARM7体系结构体系结构 ARM7寄存器第45页/共59页第四十五页，共60页。3.3.3 ARM73.3.3 ARM7体系结构体系结构 通用寄存器 处理器在每个模式下可以访问16个通用寄存器R0R15 未分组寄存器R0R7 分组寄存器R8R14 程序计数器R15（PC） 程序寄存器 R15为程序计数器（PC），由于(yu

26、y)ARM采用的是流水线结构，因此PC保存的不是当前执行指令的地址，而是当前指令后第二条指令的地址。第46页/共59页第四十六页，共60页。3.3.3 ARM73.3.3 ARM7体系结构体系结构 链接寄存器 R14称为链接寄存器（LR），它有两个特殊功能 在某个(mu )工作模式下，该模式对应的R14用来保存子程序的返回地址。 当有异常发生时，对应的异常模式的R14将保存异常发生前程序指令地址第47页/共59页第四十七页，共60页。3.3.3 ARM73.3.3 ARM7体系结构体系结构 程序(chngx)状态寄存器 N 符号标志位。当N=1时结果为负数，而N=0时表示结果为正数或0； Z

27、当运算结果为0时，Z=1，否则Z=0； C 进位标志 V 溢出标志， I、F为中断禁止位，设置I=1，则禁止IRQ中断；设置F=1则禁止FIQ中断，中断禁止位只能在特权模式下进行修改。第48页/共59页第四十八页，共60页。3.3.3 ARM73.3.3 ARM7体系结构体系结构 程序状态寄存器 M4:0为工作模式控制(kngzh)位。 T为工作状态标志位，当T=1时，表示处理器当前处于Thumb状态，T=0则处于ARM状态。M4:0M4:0工作模式工作模式可访问的寄存器可访问的寄存器0b100000b10000用户模式PC, R0R14, CPSR0b100010b10001快速中断模式PC

28、, R0R7, R8_fiqR14_fiq, CPSR, SPSR_fiq0b100100b10010外部中断模式PC, R0R12, R13_irq, R14_irq, CPSR, SPSR_irq0b100110b10011管理模式PC, R0R12, R13_svc, R14_svc, CPSR, SPSR_svc0b101110b10111访问终止模式PC, R0R12, R13_abt, R14_abt, CPSR, SPSR_abt0b110110b11011未定义指令模式PC, R0R12, R13_und, R14_und, CPSR, SPSR_und0b111110b111

29、11系统模式PC, R0R14, CPSR第49页/共59页第四十九页，共60页。3.3.3 ARM73.3.3 ARM7体系结构体系结构 异常处理 异常通常是指由外部或内部事件引起，处理器暂停当前程序的执行(zhxng)，转而处理该事件的过程。中断、复位等都可以称为异常。异常类型异常类型工作模式工作模式异常向量异常向量高地址异常向量高地址异常向量复位复位管理模式0 x000000000 xFFFF0000未定义指令未定义指令未定义指令模式0 x000000040 xFFFF0004软件中断软件中断管理模式0 x000000080 xFFFF0008预取指令终止预取指令终止终止模式0 x000

30、0000C0 xFFFF000C数据终止数据终止终止模式0 x000000100 xFFFF0010IRQIRQIRQ0 x000000180 xFFFF0018FIQFIQFIQ0 x0000001C0 xFFFF001C第50页/共59页第五十页，共60页。3.4 3.4 现场现场(xinchng)(xinchng)可编程门阵列可编程门阵列FPGAFPGA FPGA（Field-Programmable Gate Arrays） 新型的高密度可编程逻辑器件（PLD，Programmable Logic Device） 密度高、速度快、可重复编程 在微机测控(c kn)系统中，FPGA通常作

31、为CPU的外设完成某些特别高速的功能，如高速信号采集、视频图像采集、实时图像处理等。 但是由于FPGA设计需要开发者有较丰富的复杂数字电路设计经验，对于较复杂的功能实现难度较大。第51页/共59页第五十一页，共60页。3.4.1 FPGA3.4.1 FPGA结构结构(jigu)(jigu) Stratix-II的内部结构第52页/共59页第五十二页，共60页。3.4.1 FPGA3.4.1 FPGA结构结构(jigu)(jigu) 逻辑(lu j)阵列快（LAB）第53页/共59页第五十三页，共60页。3.4.1 FPGA3.4.1 FPGA结构结构(jigu)(jigu) ALM内部结构第54页/共59页第五十四页，共60页。3.4.1 FPGA3.4.1 FPGA结构结构(jig