实验二 利用MSI设计组合逻辑电路

1、实验二 利用MSI设计组合逻辑电路1433XXXX一、实验目的： 1掌握组合逻辑电路的分析方法，并验证其逻辑功能。 2掌握组合逻辑电路的设计方法、并能 用最少的逻辑门 实现之。3. 熟悉示波器与逻辑分析仪的使用。二、实验仪器及器件： 1数字电路实验箱、数字万用表、示波器。2器件：74LS00,74LS197,74LS138,74LS151。三、实验预习：1复习组合逻辑电路的分析方法。对实验中所选的组合电路写出函数式。2复习组合逻辑电路的设计方法。对实验要求的电路，列出真值表，写出函数式，画出逻辑图，并在图上标明集成块引脚号。四实验原理：见实验书五. 实验内容 1、数据分配器与数据选择器功能相反

2、。它是将一路信号送到地址选择信号指定的输出。如输入为D，地址信号为A、 B、C，可将D按地址分配到八路输出F0、F1、F2、F3、F4、F5、F6 、F7。其真值表如表（五）所示。试用3线8线译码器74LS138实现该电路。将74LS197连接成八进制作为电路的输入信号源，将QDQCQB分别与A.、B、C连接，D接模拟开关，静态检测正确后，用示波器观察并记录D=1时，CP、 A、 B、C及F0-F7的波形。（提示：将74LS138附加控制端S1作为数据输入端，同时令S2=S3l=0，A2A1A0作为地址输入端，即可将S1送来的数据只能通过A2A1A0所指定的一根输出线反相后送出去。） （1）用

3、proteus设计逻辑电路图如下 其中，将74LS197的Q3、Q2、Q1作为74LS138的S2、S1、S0输入，G2A、G2B接低电平，G1接高电平。Q1与A相连，Q2与B相连，Q3与C相连，由上图知A0-A7分别为数据分配器的7个输出，而A8-A11为CP、Q1、Q2、Q3的波形，逻辑分析仪显示如下（2）实验由译码器工作原理及数据分配器真值表，将试验箱中芯片由proteus中连接起来，实际图如下示波器显示如下其中，D0至D11分别为CP Q3 Q2 Q1 及F0-F7的输出，虽然顺序不一样，但对比proteus逻辑分析仪，可知该实验成功。综合真值表、proteus和实验示波器，可得最终输

4、出波形图应为2、LU设计，在实验箱上实现用八选一数据选择器151设计一个函数发生器电路它的功能如表（四）所示。待静态测试检查电路工作正常后，进行动态测试。将74LS197连接成十六进制作为电路的输入信号源，用示波器观察并记录CP.、S1、 S0、 A、 B、Y的波形。由上图写出真值表由于8输入74LS151的数据选择只有三个输入，而显然这里有S1 S0 A B 四个变量，因此，需要将其中一个变量设置为数据输入，本实验将B设置为数据输入首先，74LS151的逻辑输出表达式为 A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D

5、6+A2A1A0D7在这里，观察真值表，令A2 = S1A1 = S0A0 = A,D0 = D7 = 0D1 = D2 = D4 = BD3 = D6 = 1D5 = B那么表达式为S1S0AB+S1S0AB+S1S0A+S1S0AB+S1S0AB+S1S0A 当时做预习实验没找到非门 ，就用与非门代替，用197输出16进制数，Q1 Q2 Q3分别与151上 的A B C连接，E接地，X0和X7接地，X1 X2 X4接Q0，X3 X6接高电平，X5连Q0的取反。（1） 用proteus进行仿真模拟逻辑分析仪如下 （2） 实验在试验中我将示波器中某些路交换了顺序，不影响结果实验箱情况由于芯片上

6、没有直接取反的芯片，我使用了74LS00与非门进行取反示波器显示其中D0到D6分别为CP B A S0 S1 Y的波形实验中的不足：没有按书中给定的顺序显示每一路的波形，在下次的实验中将改正遇到的问题：74LS151在连线中E接口忘记接低电平，导致74LS151没有正常工作，Y始终输出低电平，由于线路繁多，花了很长时间才检查出来，以后实验将在连线过程中更加仔细。根据真值表，proteus和实验，可知该实验成功，正确波形如下 3.AU设计设计一个半加半减器，输入为S,A,B,其中S为功能选择口。当S=0时，输出A+B和进位，当S=1时，输出A-B和借位。首先画出真值表由真值表可知，Dn=SAB+

7、SAB+SAB+SAB Cn=SAB+SAB卡诺图化简得Dn=AB+AB Cn=SAB+SAB（1） 门电路首先利用74LS197的八进制输出端Q1、Q2、Q3作为B、A、S的输入。然后用异或门74LS86实现输出Dn。接着用74LS86实现AB，再用74LS08与B实现与门输出Cn用proteus进行设计我用197输出八进，用门表示逻辑，其中A0-A5分别表示PA S A B Dn Cn其中逻辑分析仪显示如下实验中发现了问题 ，由于异或门74LS86和与门74LS08不能同时使用，不得不将Cn的表达式进行变换，改用两次74LS00来实现与门，波形如下实验中我漏掉了CP的波形，D0-D4依次为

8、Q1 Q2 Q3 Dn Cn，同时我也没按顺序显示波形，下次 实验将改进（2） 使用74LS138实现将74LS197的Q3、Q2、Q1作为74LS138的S2、S1、S0输入，G2A、G2B接低电平，G1接高电平。通过真值表，得知在74LS138中，Y1 Y2 Y5 Y6接Cn的与非门，输出表示Cn波形；Y3 Y5接Dn的与非门，输出表示Dn波形Proteus仿真如下逻辑分析仪如下其中 A0-A5分别为CP S A B Dn Cn实验箱情况示波器（3） 使用74LS151，我分的两次记录将74LS197的Q3、Q2、Q1作为74LS151的S2、S1、S0输入。由真值表，第一个151表示Dn

9、，其中X1 X2 X4 X5接高电平，其余接地；第二个151表示Cn，其中X3 X5接高电平，其与接地首先是proteus逻辑分析仪实验由于151只有一个，我分为两步，第一步输出Dn的波形，第二步输出Cn的波形第一步：74LS151中X1 X2 X4 X5接高电平，其余接地Dn的 输出 其中D3就表示Dn的波形问题：实验中我忽略了CP的波形，下次 改进第二步：74LS151中X3 X5接高电平，其与接地Cn的输出波形其中 D4为Cn的输出波形问题：实验中我忽略了CP的波形，下次 改进3个小实验最后的结果相同，表明实验成功。4、ALU（算术逻辑单元设计）用proteum设计一个六输入二输出的AL

10、U。控制端：S1,S2，S0，决定ALU的八种功能，其中指定六种功能为与，或，非，异或，全减，全加，剩余功能自己拟定。数据输入端：三个输入数据为A,B,C（当执行逻辑运算时忽略C）。输出端：和/差，进位/借位。（逻辑运算时为输出，与输出取反。）首先我准备用多路复用器74LS151，把S2 S1 S0作为数据选择，把A B C(当加减运算时)经过处理后作为数据输入，在这里我将用三个74LS151，逻辑运算时，输出Y与 Y 需要一个151，加减运算时需要两个输出，和 (差) 与进（退）位，需要两个151。（1） 首先题目要求输出6位二进制数，我将两个74LS197串联在一起，第一个197Q3作为第

11、二个197的八进制计数输入，即可得到6位计数器的输出。其中Q5 Q4 Q3作为 S2 S1 S0分别与三个151的数据选择端输入（2） 真值表的前四个功能这几个门的输出将分别连在三个74LS151的数据输入X0-X4处（根据真值表的功能和多路复用器的功能 ）PS:该处我用的是Q1 Q0作为A B进行逻辑运算，省略了Q3（3） 全加和全减全加器真值表 全减器真值表 根据真值表，第一个138中，Y1 Y2 Y4 Y7和与非门U9结合，输出和；Y3 Y5 Y6 Y7和与非门U10结合，输出进位。第二个138中，Y1 Y2 Y4 Y7和与非门U12结合，输出差；Y1 Y2 Y3 Y7和与非门U13结合

12、，输出借位 利用两个数据分配器分别输出和（差）、进位（借位），第一个138和两个与非门结合得到两个输出，分别为和、进位；第二个138和两个与非门结合得到 两个输出，分别为差、借位 （4） 74LS85这里我还用了一个比较器，因为在第一个151中，输出Y和 Y 正好得到两个输出Z1 Z2，但是第二、三个74LS151(表示和（差）、进位（借位）)Z1和Z2。如果只用或门将两个Z1和两个Z2结合，当第二、三个151工作时，第一个Y输出 始终为1，因而与门输出始终为1 因此，第一个74LS151的输出和第二、三个151的输出不能同时存在，因此需要74LS85的帮助。（5） 输出将比较器QA>B与第三个151输出（表示进位（借位）连入与门U19，将QA>B取反后与第二个151输出(表示和（差）连入与门U18，再对两个输出进行或运算，即可巧妙的避开错误，避开两个结果的相互干扰。由图知或门U16输出即Z1，U20输出为Z2（6） 全图逻辑分析仪各个段的波形图已经一一应正，结果正确六. 实验总结1、感受最深的就是proteus模拟和实验室里做实验有很大的差别。实验箱芯片有限，特别是ALU，根据proteus在 实验箱里连出电路有难度，因此在以后的实验中应将芯片有限这个情况讨论进去，适当简化电路。2、通过AU可知，同一种结