计组成原理实验报告昆工信息工程与自动化学院

1、一. 实验目地(1) 了解可编程外围接口芯片8255(2) 理解数码显示译码器的作用。(3) 了解数据输入输出。(4) 学会使用数码管的检测及显示译码器的使用。(5) 掌握七段显示译码器的设计。二. 实验原理及基本技术路线图(方框原理图)接口电路docpu翼im7rihiaa0ir7irj6ir5doir4迄 8259ir3wrir2n<trirldhairdsp/eh三、所用仪器、材料（设备名称、型号、规格等）tdn-cm+或tdn-cm+教学实验系统一台。!1!实验方法、步骤（1）按实验原理电路图连接好电路，确认无误后打开电源。（2）打开数据开关三态门（sw-b二0）,在input

2、device单元中输入对应的二进 制数据，打开led片选（led-b二0）,拨动led的w/r控制信号做1-0-1动作， 产生一个上升沿将总线上的数据打入到led 这时在output device单元中数 码管上显示的数据即为相应的十六进制形式。五、实验过程原始记录（数据、图表、计算等）在输入单元输入二进制数据00010111,然后打开数据开关三态门（sw-b二0）, 打开led片选（led-b=0）,拨动led的w/r控制信号做1-0-1动作，产生一个 上升沿，这时数码管上会显示对应的十进制数，即17o六、实验结果、分析和结论引入总线，人人方便了各种设备进行数据传输，输入/输出设备挂在总线上

3、， 能提高信息的交换量及cpu的运行速度，输入设备发出指令，得到总线使用权， 输出设备发出读的请求，控制总线发出控制信号，将控制权交给输出设备，这样 输出设备就能读取到总线上的数据，数码显示管就能显示输入的数据。在这个实 验中，我己大体了解数据输入如何输出、数码显示译码器的作用、学会使用数码 管的检测及显示译码器的使用和人体上已基木掌握七段显示译码器的设计，此次 实验学到了很多东西，使之以后的学习更加的方便。实验二：运算器一、实验目的(1) 了解运算器的组成结构。(2) 掌握运算器的工作原理。(3) 学习运算器的设计方法。(4) 掌握简单运算器的数据传输通路。(5) 验证运算功能发生器74ls

4、181的纽合功能。二、实验原理及基本技术路线图(方框原理图)实验中所用的运算器数据通路如图图2. 6-1所示，具中运算器由两片 74ls181以并/串形式构成8位字长的aluo运算器的输出经过一个三态门 (74ls245)和数据总线相连，运算器的两个数据输入端分別曲两个锁存器 (74ls273)锁存，锁存器的输入连至数据总线，数据开关("input device") 用来给出参与运算的数据，并经过一三态门(74ls245)和数据总线相连，数据 显示灯(“bus unit”)已和数据总线相连，用來显示数据总线内容。图中已将用户需耍连接的控制信号用圆圈标明，具中除t4为脉冲信号

5、，其 他均为电平信号。由于实验电路屮的时序信号均已接至“w/runit”的相应时序 信号引出端，因此，在进行实验时,只需将“w/runit”的t4接至“state unit” 的微动开关kk2输出端，按动微动开关，即可获得实验所需的单脉冲，而s3、 s2、s、so、cn、m、lddr1、lddr2、alu13、swb 各电平控制信号用 “switch unit”中的二进制数据开关來模拟，其中5、alub、swb为低电平有效， lddrk lddr2为高电平有效。alu-bc(n+4)molddru t4 。 lddr2。t4c(n+4) f3 . f3alu(181) cnm a3. ao b

6、3boq7 q4 q3 qo dr2(273)d7 . dof3 f3 cnc(n+4) alu(181)m a3. ao b3b0aq7 q4 q3 qo dr1(273)d7 . do图rrr-:态门245 1攵据开;运算器通路图数据显示灯b7 . bo74ls245a7 ao为控制运算器向内总线上输出运算结果，在具输出端连接了一个三态门。若 要将运算结果输出到总线上，则要将三态门74ls245的控制端alub置低电平。 否则输出高阻态。数据输入单元用以给出参与运算的数据，具中，输入开关经过一个三态门和 内总线相连，该三态门的控制信号sw-b取低屯平时，开关上的数据就通过三态 门而送入总线

7、上。总线数据显示灯与美总线和连，用来显示内总线上的数据。控制信号中除 t4为脉冲信号外，其他均为电平信号。由于实验电路中的时序信号均己连至w/r nuit单元中的和对应时序信号引 出端，因此，需要将单元中的t4接至start nuit单元中的微动开关kk2的输出 端。在进行实验时，按动微动开关，即可获得实验所需的单脉冲。对于单总线数据通路，做实验时就要分时控制总线，即当向dr1、dr2工作 暂存器打入数据时，数据开关三态门打开，这时应保证运算器输出三态门关闭， 同样，当运算器输出结果至总线时也应保证数据输入三态门是关闭状态。三、所用仪器.材料（设备名称.型号、规格等）zy15compl2bb计

8、算机组成原理教学实验系统一台，排线若干四、实验方法、步骤（1）按图算术逻辑实验接线图连接实验线路，仔细检查无课后，接通电 源。图算术逻辑实验接线图（2）打开电源开关。（3）用输入开关项暂存器dr1置数。 拨动输入开关形成二进制数olloololo （数据显示：灯亮为0,灭为1） 使 switch nuit 单元中的开关 sw-b二0、alu-b二 1、lddr1二1、lddr2二0。 按动微动开关kk2,则将二进制数01100101置入dr1屮。（4）用输入开关向暂存器dr2置数。 拨动数输入开关形成二进制数10100111 sw-b二0、alu-b二 1 保持不变，改变 lddr1、lddr

9、2、使 lddr1 二0、lddr2二 1。 拨动微动开关kk2,则将二进制数10100111置入dr2中。（5）检验dr1和dr2中的数是否正确。 关闭数据输入三态门,打开alu输出三态门，并使lddr1二0、lddr2二0, 关闭寄存器。 置s3、s2、si、so、m为1、1、1、1、1,总线显示灯显示dr1小的数。 置s3、s2、si、so、m为1、0、1、0、1,总线显示灯显示dr2中的数。（6）改变运算器的功能设置，观察运算器的输出。 sw-b=1> alu-b二0保持不变。 按表置s3、s2、si、s0、1、cn的数，并观察总线显示灯显示的结果。 例如：置s3、s2、si、s

10、o、m、cn为1、0、0、1、0、1,运算器进行加法运 算。置s3、s2、si、so、m、cn为0、1、1、0、0、0,运算器进行减法运 算。（7）验证74ls181的算术运算和逻辑运算功能。五、实验过程原始记录（数据、图表、计算等）dr1dr2s3 s2 si s0m=0 （算术运算）m=1逻辑运算cn=l无进位cn=0有进位656565a7a7a7oooooooo1111oooo11oo11oo1o1o1o1of= (65)f= (e7)f= (7d)f= (ff)f= (a5)f= (27)f= (bd)f= (3f)f= (66)f= (e8)f=(7e)f= (00)f=(a6)f=

11、 (28)f=(be)f=(40)f=(9a)f=(18)f= (82)f= (00)f=(0a)f=(58)f=(c2)f=(40)10 0 0f= (3a)f=(8b)f=(bf)10 0 1f= (0c)f=(0d)f= (3d)10 10f= (a2)f=(a3)f= (a7)10 11f= (24)f=(25)f= (25)110 0f= (ca)f= (cb)f= (ff)110 1f= (40f=(4b)f=(70)1110f= (e2)f=(e3)f=(e7)1111f= (64)f=(65)f二(65)六.实验结果、分析和结论我们熟悉并且懂得运算器的工作原理及控制这中运算的方

12、法，这个实验使 用的是二进制运算器，可进行二进制代码的16种逻辑运算，通过将s3、s2、s1、 so、m、cn置不同的值，我们验证了它的16种逻辑功能，运算器可以实现加、 减、乘、除四则运算，还可以实现与、或、非、异或等逻辑操作，以及移位、求 补等操作，运算器处理的数据来自存储器，处理后的结果数据通常送回存储器， 或暂时寄存在运算器中。从输入单元输入数据，分别寄存在暂存器中，然后输入 到74ls181发生器中，实现各种运算功能。实验三：存储器一、实验目的掌握静态随机存储器ram工作特性及数据的读写方法二、实验设备tdn-cm+或tdn-cm+教学实验系统一台三、实验原理 实验所用的半导体静态存

13、储器电路原理如图所示，实验屮的静态存储器 由一片6116 （2k*8）芯片构成，具数据线连接至总线，地址线由地址锁 存器（74ls273）给出。地址灯ad0ad7与地址线相连，显示地址状况。数据开关经一个三态门（74ls245）连接至数据总线，分时给岀地址和数 据。cewet3ldart3sw-b图存储器实验原理图因地址寄存器为8位,所以接入6116芯片的地址为a7a0,而最高3 位a8a10接地，所以其实际容量只有256字节。6116芯片有三个控制线: ce（片选线）、0e（读线）、we（写线）。当片选有效（ce二0）、0e=0时进行读 操作，we=9时进行写操作。本实验中将0e常接地，在此

14、情况卜，当ce二0、 we=0时进行读操作，当ce二0、we=1时进行写操作，其写时间与t3脉冲 宽度一致。实验时将t3脉冲接至实验板上时序电路模块的ts3响应插孔屮，其 脉冲宽度可调，其他电平控制信号由“switch unit”单元的的二进制开关模拟，期屮sw-b为低屯平有效,ldar为高电平有效。四、实验方法、步矚(1) 形成时钟脉冲信号t3。具体接线方法和操作步骤如下： 接通电源，用示波器接到反波信号源的输出擦插孔h23调节电位器w1及w2,使h23端输出实验所期望的频率和占空比的方波。 将时序电路模块(state unit)单元中的0和信号单元(signalunit)中的h23排针相连

15、。 在时序电路模块中有两个二进制开关“stop”和“step”。将“stop” 开关置为“run”，“step”开关置为“exec”状态时，按动微 动开关“start”，则ts3端输岀连续的方波信号，此时调节电位器w1,使t3啊输出实验要求的脉冲信号。当“stop”开关置为“run”状态，“step”开关置为“step”状态时，每按动一次微动开关start,则t3输出一个单脉冲，其脉冲宽度与连续方式和同。(2) 按图连接实验线路，仔细检查无误后接通电源。signal unith23 宁state unit宁ts3 1w/r unit wezl匚二1 t3adj5d7 domain menb7

16、bo1_1rado ad7w/raddress unit1 ldara7 ao w/r cerhrh宀宀1sw-bldarceweswitch unitlbswj3 sw-binput device图 静态随机存储器实验接线（3）写存储器。给存储器的00、01、02、03、04地址单元屮分别写入数 据 11h、 12h、 13h、 14h、 15h。由上面的存储实验原理图（图3.6-2）看出，由于数据和地址全由一个数据 开关给出，因此要分时的给出。下面的写存储器要分対个步骤：第一步写入地址, 先关掉存储器的片选（ce二1），打开地址锁存器门控信号（ldar二0），打开数据开 关三态门（sw-b

17、=0）,由开关给出要写入的存储单元地址，按动start产生t3 脉冲将地址打入到地址锁存器；第二步写数据，关掉地址锁存器门控信号 （ldar二0）,打开存储器片选,使之处于写状态（ce=0,we=l）,由开关给出此单 元要写入的数据，按动start产生t3脉冲将数据写入到当前的地址单元中，写 其他单元依次循环上述步骤。写存储器流程如图所示（以向00号单元写入11h为例）。jjsw-b=0sw-b二1sw-b=0ce二1ldar二1sw-b二0ldar二0sw-b=1（4）读存储器。依次读出第00、01、02、03、04号单元中的内容，观察上述各单元中的内 容是否与前面写入的一致。同写操作类似，

18、读每个单元也需要两步：第一步写地 址，先关掉存储器的片选（ce=1），打开地址锁存器门控制信号（ldar二1）,打开数据开关三态门（sw-b二0），由开关给出要写存储单元的地址，按动start产生t3脉冲将地址打入到地址锁存器；第二步读存储器，关掉地址锁存器门控信号（ldar二0）,关掉数据开关三态门（sw-b二1）,片选存储器，使它处于读状态（ce二0、we二0），此时数据总线上显示的数据即为从存储器当前地址屮读出的数据内容。读其他单元依次循环上述步骤o读存储器操作流程如下图所示（以从00号单元读出11h数据为例）。sw-b=1_sw-b二0ce=1jsw-b=0ce=1ldar二1tgsw

19、-b=1ce=0 we=0ldar=0五、实验过程原始记录（数据、图表、计算等）写入第一个地址时，在输入单元给出二进制地址00000000,打开地址锁存 器，使可把地址打入地址锁存器，地址灯显示为00000000,然后输入该单元存入 的数据00010001 （11h）,总线数据显示灯应显示为00010001,打开存储器片选, 使之处于写操作，这样11h便存入00号单元，依此类推，可将12h、13h、14h、 15h分别存入01、02、03、04地址单元，地址灯和总线数据显示灯都分别显示出 结果。读存储器时，当用开关给出存储单元地址时，地址灯会显示，这时，打开 存储器片选，使z处于读状态，此时数

20、据总线上显示的数据即为从存储器当前地 址中读出的数据内容。六、实验结果.分析和结论首先在做实验时，不能有一点的马虎，只要连错一根线就会导致你的错误，所以 要菲常的细心。通过该实验，我已大体掌握静态随机存储器ram匚作特性及数据的读/ 写方法。同时还了解到储器中最小的存储单位就是一个双稳态半导体电路或一个 cmos晶体管或磁性材料的存储元，它可存储一个二进制代码。由若干个存储元 组成一个存储单元，然后再由许多存储单元组成一个存储器。一个存储器中所有存储单元可存放数据的总和称为它的存储容量，给出地址指令，就可以将数据 存入指定的地址单元。实验四:总线传输实验一、实验目的(1) 理解总线的概念及其特

21、性(2) 掌握总线传输控制特性二、实验原理及基本技术路线图(方框原理图)总线传输框如图5.4-1所示，他将儿种不同的设备挂至总线上，有存储器、 输入设备、输出设备、寄存器。这些设备都需要三态输出控制，按照传输要求 恰当有序的控制它们，就可实现总线信息传输。图5.41总线传输实验框图基本实验要求如下：根据挂起在总线上的几个基木条件，设计一个简单的流程;1) 输入设备将一个数打入r0寄存器。2) 输入设备将另一个数打入地址寄存器。3) 将r0寄存器中的数写入带当前的地址的寄存器中。4) 将当前地址的寄存器中的数用le数码管显示。三、所用仪器、材料(设备名称、型号、规格等)tdn-cm+或tdn-c

22、m+教学实验系统一台!1!ip步1)按照图试验接线图进行连线。v/r(ari)= cs=o led-b=o w/r(led)=-|j-jsi-b =1r0-b=0v/r(arji)=：0 cs=ox丿cs= 1rq-b=1(2)实验的具体操作步骤图如图所示。首先应关闭所有三态门(sw-b二1, ro-b=1, led-b=1),并将关联的信号置 为ldar二0, ldro二0, w/r(led)=1, w/r(led)=1.然后参照如下操作流程,先将数 据开关打入到r0中；然后继续给开关置数，拨动ldr0控制信号做0-1-0动作, 产生一个上升沿将数据打入到r0中；然后继续给数据开关置数，拨动

23、ldar控制 信号做0-1-0动作产生一个上升沿将数据打入到ar屮；关闭数据开关三态门, 打开ro寄存器输出控制，使寄存器输出，使寄存器处于写状态（w/r二0, cs二0）, 将r0中的数写到存储器中；关闭存储器片选，关闭r0寄存器输;ii,使存储器处 于读状态（w/r=l, cs二0）,打开led片选，拨动led的w/r控制信号1-0-1 动作，产生一个上升沿将数据打入到led屮。五、实验过程原始记录（数据.图表.计算等）打开输出三态门，在输入单元由开关给出耍保存的数据00010111 （17h）, 拨动控制信号ldro,可将数据打入到寄存器r0中，继续给数据开关置数，这时 给出地址0000

24、0010 （02h）,拗 ldar控制信号，变将数据打入了地址寄存器ar 中，z后打开r0的输出开关，将寄存器中的数据写入到02单元的存储器中，使 存储器处于读状态，己读出该存储器中的数据，打开led片选，拨动w/r信号， 这时数码显示管上会显示出17,即输入到存储器02单元保持的数据，六. 实验结果、分析和结论该实验我们做了，但是还有很多地方完成的不是很好，希望以后多加学习，它将 儿种不同的设备挂至总线上，有存储器、输入设备、输出设备、寄存器。这些设 备都需耍有三态输出控制，按照传输要求恰当有序的控制它们，就可实现总线信 息传输。在这个实验屮，总线具有数据存在总线上的特性，总线传输主要有三态

25、 门控制，在和应的操作下实现数据的输入和读取，在输入数据要有脉冲控制，总 线包含三个基本结构：地址总线、数据总线、控制总线。传递数据的过程是先寻 址，再传递数据。即先送一个地址信息，由寄存器根据这个地址，把微处理器要 读取的数据写到总线上，微处理器再读取这个数据。整个过程由控制总线控制。 所以每次读的数据是针对那个地址对应的寄存器操作的，写数据时一样，先寻址, 再写数据，数据就写入刚才寻址时的地址对应的那个寄存器里去了。当总线空闲（其他器件都以高阻态形式连接在总线上）且一个器件要与目的器件通信时，发 起通信的器件驱动总线，发出地址和数据。其他以高阻态形式连接在总线上的器 件如果收到（或能够收到

26、）与自己相符的地址信息后，即接收总线上的数据。发 送器件完成通信，将总线让出（输出变为高阻态）。采用总线结构不仅简化了硬 件的设计、简化了系统结构，还使系统扩充性、更新性能更好。实验五：考核综合实验一、实验目的（1）掌握运算器和存储器的工作原理（2）学习设计运算器和存储器的综合电路图（3）掌握简单运算器的数据传输及静态随机存储器的数据的读/写方法（4）将运算器和存储器的功能结合起来，以实现数据的存储及运算二、实验原理及基本技术路线图（方框原理图）5v gv60450reros ok q$ o实验屮所用的运算黠数据通路及半导体静态存储器电路原理如图所示 静 态存储器数据线接至数据总线，地址线出地

27、址锁存器给出，地址灯显示地址线状 况，数据开关经一个三态门连至数据总线，分时给出地址和数据。寄存器、输出 设备挂至总线上，需要有三态输出控制，当总线上有数据时，就可以将总线上的 数据打入r0寄存器或是用led数码管显示。用两片74ls181芯片來实现运算功 能，右方为低4位运算芯片，左方为高4位运算芯片，低位芯片的进位输出端c （n+4）与高位芯片的进位输入端5相连，使低4位产生的进位送进搞4位运算 中，两个芯片的控制端sos3和m各自相连。6116芯片有三个控制线：ce （片选线）、0e （读线）、we （写线），实验中将 0e常接地,当ce二0、we二0时进行读操作,ce二0、we=1时进

28、行写操作，其写时间 与t3脉冲宽度一致，将t3脉冲接至时序电路模块的ts3,总线数据显示灯已与 内总线相连,用来显示内总线上的数据。ro-b和ldro控制r0寄存器,led-b和 w/r控制led数码管的显示。利用地址取出存储器中的两个数据，分别用两个数据暂存器dr1、dr2来锁 存,耍将内总线上的数据锁存到dr1或dr2中，则锁存器的控制端lddr1或lddr2 须为高电平，当t4脉冲到来时，总线上的数据就被锁存进dr1或dr2屮了，要 获得所需单脉冲，要将“w/r unit”单元中的t4接至“state unit”开关kk2 的输出端，单元中的输出端连接一个三态门，控制运算器将结果输出到总

29、线上，此时要使控制端alu-b置低电平，否则输出高阻。对于单总线数据通路，要分时控制总线，即当向dr1、dr2工作暂存器打入 数据时，数据开关三态门打开，这时应保证运算器输出三态门关闭；同样，当运 算器输出结果至总线时也应保证数据输入三态门是关闭状态。sw-b> ldar、ce、we、ro-b. ldro、led-b、w/r、s3、s2、si、so、cn、m、 lddr1. lddr2、alu-b齐电平控制信号使用“switch unit”单元中的二进制数据 开关来模拟，其屮sw-i3、ro-b、led-b、cn、alu-b为低电平有效，ldar、lddrk lddr2为高电平有效。三.

30、 所用仪器、材料（设备名称、型号、规格等）tdn-cm4-或tdcm+教学实验系统一套四、实验方法、步月（1）按图6.4-2连接实验线路，因“switch unit"中的二进制数据开关 有限，因此用clr控制led的w/r,仔细查线无误后接通电源。（2）写存储器。给存储器的03、05地址单元屮分别写入数据21、43o首先应关闭所有三态门（sw-b二1, ce二1, ro-b=1, led-b=1）,并将关联的 信号置为 ldar=o, ldro=o, we=1, w/r=lo由于数据和地址全出一个数据开关给出，因此要分时地给岀。第一步写地址，先 关掉存储器的片选（ce=1）,打开地址

31、锁存器门控信号（ldar二1）,打开数据开关 三态门（sw-b=o）,由开关给出要写入的存储单元的地址，按动state产生t3 脉冲将地址打入到地址锁存器；第二步写数据，关掉地址锁存器门控信号（ldar二0）,打开存储器片选，使 z处于写状态（ce=o, we二1）,由开关给岀此单元要写入的数据，按动state产 生t3脉冲将数据写入到当前的地址单元屮。打开led片选（led-b=o）,扌炯led 的w/r控制信号做1-0-1动作，产生一个上升沿将总线上的数据打入到led 中，这是数码管上显示的数据即为当前送入到第00单元的指令。写其他单元依 次循环上述步骤。（2）读存储器，将第03号单元屮的

32、数据送入寄存器r0先读出第03号单元中的内容，第一步写地址，先关掉存储器的片选（ce二1）, 打开地址锁存器门控信号（ldar二1）,打开数据开关三态门（sw-b=o）,由开关给 出要写入的存储单元的地址，按动state产生t3脉冲将地址打入到地址锁存器; 第二步读存储器，关掉地址锁存器门控信号（ldar二0）,关掉数据开关三态门（sw-b=1），片选存储器,使它处于读状态（ce=0, we=0）,此时数据总线上显示 的数据即为从存储器当前地址屮读出的数据内容。然后拨动ldr0控制信号做0-1-0动作，产生一个上升沿将总线上的数据 打入到r0中，关闭存储器片选，打开r0寄存器输出控制（p0-b=0）,打开led 片选（led-b=0）,拨动led的w/r控制信号做动作，产生一个上升沿将 r0中的数打入到led中，用数码管显示出第00号地址单元中的数据。（3）将第03号单元内容打入暂存器dr1, 05号单元的内容打入暂存器dr2 紧跟着步骤（2）,卿 led片选（led-b二1）,使alu-b二1 （关闭alu输出三 态门）、l