课程设计报告2012

1、JINGCHU UNIVERSITY OF TECHNOLOGY电子信息工程学院课程设计报告多功能数字钟专业： 电气自动化技术 班级： 11电气3班 姓名： 学号： 指导老师： 提交日期： 2012年12月目 录第一部分 设计任务1.1 引言31.2 设计题目31.3 设计要求3第二部分 设计方案2.1 总体设计方案说明42.2 模块结构与方框图4第三部分 电路设计与器件选择3.1 秒脉冲产生电路53.2 计数器6第四部分 数字中钟组成4.1 数字钟的组成 74.2 数字钟实物图 8 4.3 数字钟总电路图 9 4.4 元件清单 10第五部分课程设计总结 （心得体会）5.1 课程设计总结 11

2、第六部分 参考文献 6.1 参考文献 11第一部分 设计任务1.1 引言数字电子钟是日常生活中常见的一种工具，大到机场等公共场所的时间屏幕，小到我们的手表、闹钟等，都是常见的数字电子钟。其实数字电子时钟的设计原理很简单，但其功能却很强大，现在市场上的电子时钟大多都有整点报时功能，校时功能等，这次课程设计，我们以数字电子技术理论为基础，亲身实践其中。 数字电子技术课程的核心内容是时序逻辑电路、组合逻辑电路和触发器，这些也是我们学数电最基本的要掌握的知识，通过实践可以加深对课本知识的理解，能够处理一些实际中的情况，在这次课程设计中中，校时是一个很重要的模块，既要可以正常校时，又不能干扰到时间计数显

3、示模块，而时间显示比较简单，用熟悉的芯片就可以做出来了，老师说过，对芯片等元器件的了解程度等于将军手中可以调动的兵力，掌握了芯片功能，也就掌握了主动权。这次课程设计的选题整点报时数字钟，不仅可以加深我对数字电子技术课程的理解，也可以提高自己的动手能力以及实际问题中解决问题的能力，培养对数字电子技术的兴趣。1.2 设计题目1使学生在学完了数字电子技术课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统地进行电子电路的工程实践训练，锻炼动手能力，培养工程师的基本技能，提高分析问题和解决问题的能力。2 熟悉集成电路的引脚安排， 掌握各芯片的逻辑功能及使用方法了解面包板结构及其接线方

4、法，了解数字钟的组成及工作原理3. 培养独立思考、独立准备资料、独立设计规定功能的数字系统的能力。4. 培养书写综合设计实验报告的能力1.3 设计要求1.时间以二十四小时为周期；2.能够显示时.分.秒;3.有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间4.计时过程具有鸣报功能，当时间达到整点前5秒进行蜂鸣报时；5为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号6. 画出电路图7进行电路仿真与测试第二部分 设计方案2.1 总体设计方案说明利用555定时器构成多谐振荡器，调整其电阻和电容大小，使其输出信号频率为1kHz，通过三个十进制74160N分频即构成了秒脉冲发生器。用

5、两片74LS160N级联构成60进制计数器，用来计“秒”，其CP输入为秒脉冲；另两片74LS160N级联构成60进制计数器，用来计“分”，其CP输入为“秒”变为0时产生的一个下降沿信号；还有两片74LS160N级联构成24进制计数器，用来计“时”，其CP输入为“分”变0时产生的一个下降沿信号。这样六片74LS160N实现了数字钟的计时功能。它们的输出用六片译码显示的数码管显示。对“时”，“分”的调节采用将原来使他们计时加“1” 的信号切换为可控脉冲信号的方法。报时电路由555定时器构成的多谐振荡器，三极管和蜂鸣器组成，这样蜂鸣器输出的音频信号有高低变化。报时电路的驱动信号要在报时时间段内使振荡

6、器工作。我还设计了数字钟的“秒”清零功能，只要使“秒”所对应的74LS160N各自的清零端信号为高电平即可。2.2 模块结构与方框图根据数字钟的设计思路，可以将它分为六个单元电路：秒脉冲电路，计时电路，译码电路，显示电路，调时调分控制电路，整点报时电路，清零控制电路。它们之间的连接关系见原理方框图，如图1所示：整点报时电路清零控制电路调时调分控制电路秒脉冲电路显示电路计时电路图 1 设计框架图第三部分 电路设计与器件选择3.1 秒脉冲产生电路振荡器由555定时器组成。图3-1中是由555定时器构成的1Hz的自激振荡器，其原理是：0.7（2R3+R4+R5）·C4=1ms f=1/t=

7、1Hz直接用NE555产生1Hz的秒脉冲，由计算公式可知如果R1=15k,R2=68k,c=10uF,就可以产生秒脉冲，电路如图 利用NE555多谐振荡器，优点：555内部的比较其灵敏度比较高，而且采用差分电路形式，它的振荡频率受电源电压和温度影响很小。3.2 计数器秒信号经秒计数器.分计数器.时计数器之后，分别得到“秒”个位十位，“分”个位十位，以及“时”个位十位输出信号，然后送至显示电路，以便实现用数字显示时.分.秒的要求。“秒”和“分计数器应为六十进制，二“时”计数器应为二十四进制。采用10进制计数器74LS160来实现时间计数单元的计数功能。（1） 二十四进制计数器 如图3-7,3-8

8、所示，时计数器电路由U3和U4两部分组成。当时个位U4计数为4，U3计数为2时，两片74LS160复零，从而构成24进制计数.（2）六十进制计数器如图3-9.3-10所示，分秒计数电路由U3和U4两部分组成。当时十位U4计数器为5，U3计数为5，两片74LS160，再加上一片74LS13，从而构成60进制计数。第四部分 数字中钟组成4.1 数字钟的组成数字中系统的组成利用上面的六十进制和二十四进制递增计数器子电路构成的数字钟系统如图所示4.2 数字钟实物图：4.3 数字钟总电路图4.4 元件清单元件名称数量数码管6电阻（0.1K）8电容若干滑动变阻器（1K）1单刀双掷3导线若干LED灯274L

9、S00D274LS48D674LS160D674LS08D1NE5551第五部分课程设计总结5.1课程设计总结经过这段时间的课程设计，我学到了许多东西，对课本上的内容的理解加深了印象，同时也学会了一种学习的态度。理论要联系实践，当然实践也离不开理论，由于对课本的内容还不是很熟悉，所以在做这个课程设计前，我先把课本的重点知识复习了一遍，时序逻辑电路、组合逻辑电路等，然后就是到图书馆查找相应的资料，抱着好几本书就在那里认真地查，查的过程中也看到了很多关于CMOS芯片的应用实例。理论上的知识搞定了，接下来就是开始设计了。multisim仿真，给我的印象是简洁实用，很多电路都能在上面先进行仿真，不过我

10、这个题目的核心芯片在仿真上面，出现了一些问题，一些管脚的位置和实际的不一样，仿真调试不成功，于是我就想到，按照理论来讲这是没有错的，为了验证清除，我先将电路进行分模块调试，把每一部分都仔细检查了一遍，最终发现了与仿真的不同，接线是一样的，不过在真实的接线中可行，在仿真中却不行，最大一个不同之处就在于校时模块，虽然仿真是那种接法可行，不过在实际接线中我采用了另外一种接法。这次课程设计也再次让我看到理论与实践的差别和联系，理论固然重要，然而我们要在实践中发现错误，并解决错误，也提高了自己的动手能力和实际解决问题的能力。一种学习态度：认真、严谨的学习态度。这就是我的另一个收获，不仅仅是做课程设计，无论是做什么研究，都必须要有一种认真严谨的学习态度，比如说，独立思考独立完成，认真接线，仔细检查等，这些都是对我们自身能力的一种培养，在以后的学习甚至工作中，很多东西都只