chMCS系列微控制器实用实用教案

1、1内容提要(ni rn t yo)n6.1 概述(i sh)n6.2 CPU结构(jigu)n6.3 存储器组织n6.4 引脚功能P0P3口n6.5 单片方式以及总线扩展方式第1页/共33页第一页，共34页。26.1 MCS-51系列(xli)微控制器概述 Intel 公司1981年推出，MCS(Micro Controller Series) 8位CPU ，含布尔处理器 内部时钟电路(dinl)，外接晶振 ROM：无ROM型/基本型4KB/增强型8KB RAM：基本型128B/增强型256B 定时器：16位，基本型2个/增强型3个 并行I/O 口：P0P3，4个8位并行I/O 串行口：全双工

2、串行口1个 中断系统：中断源基本型5个/增强型6个，2个优先级第2页/共33页第二页，共34页。3HMOS工艺(gngy)功耗高Intel 公司(n s)的MCS-51系列产品8051 / 8751 / 80318051 / 8751 / 80318052 / 8752 / 80328052 / 8752 / 803280C51 / 87C51 / 80C3180C51 / 87C51 / 80C3180C52 / 87C52 / 80C32 80C52 / 87C52 / 80C32 掩膜ROMEEPROM无ROMCHMOS工艺(gngy)功耗低尾数1：基本型；尾数2：增强型第3页/共33页

3、第三页，共34页。4简化(jinhu)的结构示意图第4页/共33页第四页，共34页。5外形(wi xn)及引脚排列第5页/共33页第五页，共34页。62、 CPU结构(jigu)第6页/共33页第六页，共34页。7与运算(yn sun)相关的寄存器 ALU运算部件 TMP2，TMP1暂存器，对用户不透明 PSW运算标志，处理器状态(zhungti) ACC累加器，A寄存器 B通用寄存器，乘除运算PSWPSW.7PSW.6PSW.5PSW.4PSW.3PSW.2PSW.1PSW.0（D0H）CYACF0RS1RS0OV-P第7页/共33页第七页，共34页。8PSW的标志(biozh)位 CY：进

4、位( jnwi)标志，运算在最高位发生进(借)位，则该位为1状态；否则为0。 AC：辅助进位( jnwi)标志，两个8位数运算时，低四位向高四位进位( jnwi)，则AC=1，否则AC=0。用于BCD码加法后的调整，程序员不直接使用。 OV：溢出标志位，为1有溢出，为0则无溢出。 P：奇偶标志，累加器ACC中，“1”的个数为奇数则P=1；否则为偶数，P=0 。 F0：用户标志 RS1，RS0：通用寄存器选择位第8页/共33页第八页，共34页。9与控制器相关(xinggun)的寄存器 PC程序计数器，复位时初值为0000H。 SP堆栈指针寄存器，8位。复位初值为07H，入栈递增1，出栈递减1，堆

5、栈在内部RAM空间。 DPTR数据指针寄存器，16位。访问扩展(kuzhn)数据空间中的数据。 IR指令寄存器，程序员不使用。第9页/共33页第九页，共34页。10内部(nib)时钟 外部时钟时钟(shzhng)(shzhng)电路第10页/共33页第十页，共34页。1180C51的时钟(shzhng)信号一个机器周期包含(bohn)12个晶振周期或6个时钟周期 指令(zhlng)的执行时间称作指令(zhlng)周期 （单、双、四周期）第11页/共33页第十一页，共34页。12复位(f wi)与复位(f wi)状态 复位：通过(tnggu)电路，在上电或按下复位按钮时，使CPU处于已知的初始状

6、态 PC的初值为0000H意味着什么？ 128/256个字节的RAM中的内容是否被复位到00H?寄存器内容PC0000HACC00HB00HSP07HDPTR0000HP0P3FFH第12页/共33页第十二页，共34页。13复位(f wi)(f wi)电路上电复位电路 按键与上电复位 复位要求：使RST引脚连续保持至少2个机器(j q)周期（24个晶体振荡周期）的高电平。第13页/共33页第十三页，共34页。143、MCS-51的存储器组织(zzh) 具有多个独立的逻辑(lu j)地址空间 程序代码与数据在不同空间 片内有一块多用途RAM 特殊功能寄存器提供对片内功能部件的访问第14页/共33

7、页第十四页，共34页。15程序(chngx)存储器配置（64KB ROM） 片内有一部分(b fen)ROM 不足部分(b fen)外部扩充 目前片内也可达64K /EA引脚的配置作用 掩膜ROM/FLASH OEM产品需要 无ROM型第15页/共33页第十五页，共34页。16程序存储器地址(dzh)(dzh)安排PC是16位，所以(suy)能寻址64KB ROM。掩膜ROM/FLASH ROM，在内部有4/8KB的EPROM，而80C31在内部没有ROM 。 第16页/共33页第十六页，共34页。17内部(nib)RAM与SFR间接(jin ji)寻址 RAM(仅增强型有)128Bytes间

8、接(jin ji)和直接寻址RAM 128Bytes（多用途）直接寻址SFR(Special Function Registor)80FFH007FH 80FFH有两个逻辑地址空间，CPU以指令的寻址方式区分。第17页/共33页第十七页，共34页。18R7R6R5R4R3R2R1R0R7R6R5R4R3R2R1R0R7R6R5R4R3R2R1R0R7R6R5R4R3R2R1R0Bank3Bank2Bank1Bank000H1FHCyAcF0RS1RS0OVPPSW多用途内部(nib)RAM通用寄存器组区任务切换过程中快速保护(boh)和恢复现场。第18页/共33页第十八页，共34页。19多用途

9、内部(nib)RAM可位寻址RAM区7FH7EH 7DH 7CH 7BH 7AH 79H78H07H06H05H04H03H02H01H00H位地址(dzh)00H-7FH2FH20H字节(z ji)地址 每个字节的8个位分别编址 CPU提供对单个位的访问方式第19页/共33页第十九页，共34页。20通用(tngyng)RAM区（30H7FH）n位寻址区之后，共80个字节；n可以作为数据缓冲器（分配为变量）；n操作指令(zhlng)非常丰富，数据处理方便灵活；n在实际应用中，常需在该RAM区设置堆栈；n栈顶的位置由SP寄存器指示n复位时SP的初值为07Hn软件可对其重新设置n堆栈在高地址区第2

10、0页/共33页第二十页，共34页。21特殊(tsh)功能寄存器SFR 除R0R7(4组)以外，程序员可访问的任何寄存器都是在SFR逻辑空间编址，包括ACC，B，SP，PSW，DPTR 对应于并行口P0P3有同名(tngmng)的寄存器提供访问； 定时器TMOD,TCON,TH0, TL0,TH1,TL1，T2CON,TH2,TL2, RCAP2H,RCAP2L 串行控制(kngzh)口SBUF,SCON 电源控制(kngzh) PCON 中断控制(kngzh)寄存器IE,IPSFR都是直接寻址，即按地址访问。按地址访问，对新增功能，只需知道地址，不需要增加指令。第21页/共33页第二十一页，共

11、34页。224、MCS-51系列(xli)微控制器的P0P3第22页/共33页第二十二页，共34页。23P1口的结构（锁存器，三态门和驱动(q dn)）写状态“1”或“0”到引脚；读引脚、读锁存器；“读修改写”操作；可以字节操作，也可位操作。第23页/共33页第二十三页，共34页。24读修改(xigi)写如CPU执行(zhxng)下列指令时 ANL P1，A读：内部产生读锁存器操作信号，锁存器Q端数据进入内部数据总线；修改：与累加器A进行逻辑运算之后产生结果；写：将结果送回P1口的锁存器并出现在引脚。读锁存器可避免因外电路造成误读。第24页/共33页第二十四页，共34页。25准双向I/O口1、

12、P1口是通用的准双向I/O口。2、输出高电平时，能向外提供(tgng)拉电流负 载，不必再接上拉电阻。3、当P1口用作输入时，须向口锁存器写入1。第25页/共33页第二十五页，共34页。26P3的结构(jigu) 类似于P1，P3也是准双向口； 具有第二功能(gngnng)，其操作通过相应的特殊功能(gngnng)寄存器； 剩余的第一功能(gngnng)用位操作。第26页/共33页第二十六页，共34页。27P3口的第二功能(gngnng)引脚分布 第一功能第二功能信号名功能描述方向P3.0P3.0RxDRxD串行通信输入I IP3.1P3.1TxDTxD串行通信输出O OP3.2P3.2/IN

13、T0/INT0外部中断输入0I IP3.3P3.3/INT1/INT1外部中断输入1I IP3.4P3.4T0T0定时器/计数器外部输入0I IP3.5P3.5T1T1定时器/计数器外部输入1I IP3.6P3.6/WR/WR扩展RAM写控制信号O OP3.7P3.7/RD/RD扩展RAM读控制信号O O第27页/共33页第二十七页，共34页。28P2口的结构(jigu) 作为端口，与P1类似，准双向口； 根据指令的需要(xyo)，控制MUX开关；输出高8位地址A8A15，是总线功能（有些系统只需要(xyo)低8位地址）第28页/共33页第二十八页，共34页。29P0口的结构(jigu) 端口

14、功能(gngnng) 低8位地址功能(gngnng) 数据总线功能(gngnng)第29页/共33页第二十九页，共34页。30P0用作通用(tngyng)I/O口 当系统既不进行片外的ROM扩展，也不进行片外RAM扩展时，P0用作通用I/O口。 在这种情况下，硬件自动使MUX开关接向锁存器的反相输出端。 与门输出的“0”使输出驱动器的上拉场效应管T1处于截止状态。因此，输出级工作(gngzu)在漏极开路方式。 外接上拉电阻可构成准双向口。 第30页/共33页第三十页，共34页。31 P0作地址(dzh)/数据总线 在外部存储器访问周期，在外部存储器访问周期， P0 P0口分时传输口分时传输(c

15、hun sh)(chun sh)低低8 8位地址信息和数据信息，位地址信息和数据信息，用作总线；用作总线； 在地址（或数据）的输出阶段，硬件自动将在地址（或数据）的输出阶段，硬件自动将MUXMUX开关接至反相器的输出端，开关接至反相器的输出端，T1T1，T2T2呈推挽方式驱动，引脚电平跟随内部地址线（或数据线）的状态；呈推挽方式驱动，引脚电平跟随内部地址线（或数据线）的状态； CPUCPU读总线阶段，硬件自动将读总线阶段，硬件自动将MUXMUX开关拨向锁存器，自动向锁存器写入开关拨向锁存器，自动向锁存器写入FFHFFH并并且置且置“读引脚读引脚”信号有效；信号有效； P0.XP0.X引脚的状态经缓冲器进入内部数据总线。引脚的状态经缓冲器进入内部数据总线。第31页/共33页第三十一页，共34页。325 5、单片方式(fngsh)(fngsh)以及总线扩展方式(fngsh)(fngsh)总线型应用(yngyng)的“三总线”模式非总线(zn xin)型的单片工作方式第32页/共33页第三十二页，共34页。33感谢您的欣赏(xnshng)！第33页/共33页第三十三