第9章 时序逻辑电路 习题解答

1、253第九章习题参考答案9-1 对应于图9-1a逻辑图，若输入波形如图9-54所示，试分别画出原态为0和原态为1对应时刻得Q和波形。 图9-54 题9-1图解 得到的波形如题9-1解图所示。原态为1：原态为0：题9-1解图9-2 逻辑图如图9-55所示，试分析它们的逻辑功能，分别画出逻辑符号，列出逻辑真值表，说明它们是什么类型的触发器。解 对于（a）：由图可写出该触发器的输出与输入的逻辑关系式为： （9-1） a） b)图9-55 题9-2图下面按输入的不同组合，分析该触发器的逻辑功能。(1) 1、0 若触发器原状态为0，由式(9-1)可得0、1；若触发器原状态为l，由式(9-1)同样可得0、

2、1。即不论触发器原状态如何，只要1、0，触发器将置成0态。(2) =0、l用同样分析可得知，无论触发器原状态是什么，新状态总为：1、0，即触发器被置成1态。(3) =0按类似分析可知，触发器将保持原状态不变。(4) 1两个“与非”门的输出端和全为0，这破坏了触发器的逻辑关系，在两个输入信号同时消失后，由于“或非”门延迟时间不可能完全相等，故不能确定触发器处于何种状态。因此这种情况是不允许出现的。逻辑真值表如表9-1所示，这是一类用或非门实现的基本RS触发器，逻辑符号如题9-2（a）的逻辑符号所示。对于（b）：此图与（a）图相比，只是多加了一个时钟脉冲信号，所以该逻辑电路在CP1时的功能与（a）

3、相同，真值表与表9-1相同；而在CP0时相当于（a）中（3）的情况，触发器保持原状态不变。逻辑符号见题9-2（b）逻辑符号。这是一类同步RS触发器。Q10001表9-1 题9-2（a）真值表100不变11不定题9-2（a）的逻辑符号题9-2（b）逻辑符号9-3 同步RS触发器的原状态为1，R、S和CP端的输入波形如图9-56所示，试画出对应的Q和波形。 图9-56 题9-3图解 波形如题9-3解图所示。题9-3解图9-4 设触发器的原始状态为0，在图9-57所示的CP、J、K输入信号激励下，试分别画出TTL主从型JK触发器和CMOS JK触发器输出Q的波形。 图9-57 题9-4图解 波形如题

4、9-4解图所示。（注意TTL型JK触发器是CP脉冲下降沿触发，而CMOS型JK触发器是CP脉冲上升沿触发。）图68 习题64图题9-4解图CMOS：TTL：9-5 设D触发器原状态为0态，试画出在图9-58所示的CP、D输入波形激励下的输出波形。 图9-58 题9-5图解 波形如题9-5解图所示。题9-5解图9-6 已知时钟脉冲CP的波形如图9-7所示，试分别画出图9-59中各触发器输出端Q的波形。设它们的初始状态均为0。指出哪个具有计数功能。a) b) c) d) e) f) 图9-59 题9-6图解 图9-59（a）（d）中没有与外电路相连接的J、K端，处于置空状态，相当于接高电平。（a）

5、首先，触发器在第一个CP脉冲下降沿翻转，。此后则有，触发器保持高电平。（b），触发器保持0状态（c），触发器每来一个CP脉冲，翻转一次。（d），第一个CP脉冲使触发器翻转，此时有，第二个CP脉冲使触发器回到初始状态。第三、四个脉冲又重复上述过程。（e），触发器在第一个CP脉冲上升沿翻转，此时，触发器在第二个脉冲回到初始状态，此后又将重复上述过程。（f）D0，触发器始终保持0状态。各触发器输出端Q的波形如题9-6解图所示。由图可见，（c）、（d）、（e）三个触发器具有计数功能。（a）（b）（c）（d）（e）（f）CP题9-6解图9-7 分别说明图9-60所示的DJK、DT触发器的转换逻辑是否正确

6、。 a) b)图9-60 题9-7图解 已知D触发器的状态方程为，下面只需判断图中触发器输入端D的逻辑表达式是否满足其所要转换的触发器的状态方程。（a） 在图9-60（a）中，不满足JK触发器的状态方程，所以这种转换逻辑不正确。（b） 在图9-60（b）中，满足触发器的状态方程为，所以这种转换逻辑是正确的。9-8分别说明图9-61所示的JKD、JKRS触发器的转换逻辑是否正确。 a) b)图9-61 题9-8图解 已知JK触发器的状态方程为，下面只需判断图中触发器输入端J、K的逻辑表达式是否满足其所要转换的触发器的状态方程。（a）在图9-61（a）中，满足D触发器的状态方程，所以这种转换逻辑是

7、正确的。（b）在图9-61（b）中， ，满足RS触发器的状态方程为，所以这种转换逻辑是正确的。9-9 在图9-62所示的逻辑电路中，试画出Q1和Q2端的波形，时钟脉冲的波形CP如图9-7所示。如果时钟脉冲的频率是4000Hz，那么Q1和Q2波形的频率各为多少？设初始状态Q1=Q2=0。 图9-62 题9-9图解 对于图中的两个JK触发器，都是J=K=1，每来一个CP脉冲，触发器翻转一次，而右面触发器的CP脉冲来自于左面触发器的输出，所以得到如题9-9解图所示的波形。由图中可以看出，的频率是CP的1/2，的频率又是的1/2，所以的频率为2000Hz，的频率为1000Hz。题9-9解图9-10 根

8、据图9-63所示的逻辑图及相应的CP、RD和D的波形，试画出Q1端和Q2端的输出波形，设初始状态Q1=Q2=0。 a) b)图9-63 题9-10图解 图中和是触发器的置0和置1端，低电平有效。的状态根据D触发器的输入端D的状态而变化，CP脉冲上升沿触发。JK触发器的输入端，CP脉冲下降沿触发。依此画出的Q1端和Q2端波形如题9-10解图所示。题9-10解图9-11 电路如图9-64所示，试画出Q1和Q2的波形。设两个触发器的初始状态均为0。 a) b)图9-64 题9-11图解 JK触发器的K端处于置空状态，相当于高电平，K1。，。首先，当第一个CP脉冲的上升沿到来时，D触发器翻转为1，此时

9、，下降沿到来时，JK触发器翻转为1，第二个CP脉冲的上升沿使D触发器又翻转为0，下降沿又使JK触发器翻转为0，回到初始状态。以后重复此过程。得到的波形如题9-11解图所示。题9-11解图9-12 图9-65所示电路是一个可以产生几种脉冲波形的信号发生器。试对应时钟脉冲CP的波形，画出F1、F2、F3三个输出端的波形。设触发器的初始状态为0。 图9-65 题9-12图解 首先，触发器在第一个CP脉冲下降沿翻转为1，Q1，此时，第二个CP脉冲下降沿到来时触发器又翻转为0，回到初始状态，以后重复此过程。得到的波形如题9-12解图所示。由图9-65可得到F1、F2、F3三个输出端的逻辑表达式为：据此可

10、画出其波形如题9-12解图所示。题9-12解图9-13 试画出由CMOS D触发器组成的四位右移寄存器逻辑图，设输入的4位二进制数码为1101，画出移位寄存器的工作波形。解 由CMOS D触发器组成的四位右移寄存器逻辑图如题9-13解图（a）所示。题9-13解图（a） 四位右向移位寄存器逻辑图输入4位二进制数码为1101时，这种移位寄存器是按照从低位到高位逐位传送的，工作波形如题9-13解图（b）所示。题9-13解图（b） 移位寄存器的工作波形9-14 图9-66是一个自循环移位寄存器逻辑图，触发器初始状态为100，在CP端连续输入6个时钟脉冲，用表格形式列出在6个时钟脉冲作用下3个触发器的状

11、态变化。图9-66 题9-14图解 由图9-66可看出，且各触发器使用同一个CP脉冲，所以得到各触发器的输出为：，根据以上各式，可得到初始状态为100时各触发器的状态变化如表9-2所示。表9-2 题9-14触发器状态变化表CPQ2 Q1 Q001234561 0 01 1 00 1 00 1 10 0 11 0 11 0 09-15 图9-45为同步五进制计数器的逻辑图，在CP端输入计数脉冲后，列出它的状态转换真值表，并画出工作波形图。解 由图可写出各触发器输入端的激励方程 ， ， ，将以上各式代入JK触发器的特征方程即得计数器状态方程 设初始状态为000，则可得到计数器的状态转换表如表9-3

12、所示，其工作波形如图题9-15解图所示。表9-3 题9-15计数器状态变化表CPQ2 Q1 Q00123450 0 00 0 10 1 00 1 11 0 00 0 0题9-15解图 计数器工作波形9-16 图9-67是由4个TTL主从型JK触发器组成的一种计数器，通过分析说明该计数器的类型，并画出工作波形图。 图9-67 题9-16图解 图中所示为异步计数器。计数脉冲CP只加在最低位触发器F0的CP端，F1的计数脉冲来自F0的输出，F2的计数脉冲来自F1的输出，F3的计数脉冲来自F0的输出。下面写出各触发器输入端的激励方程， ， ，将上式代入JK触发器的特征方程，得到计数器的状态方程 输出端

13、B的逻辑表达式为 设计数器原状态为0000，根据以上分析得到计数器的状态转换表如表9-4所示，工作波形如图题9-16解图所示。由此看出，图9-67所示计数器为异步十进制减法计数器。表9-4 异步十进制减法计数器状态表计数脉冲序号计 数 器 状 态等值十进制数输出状态Q3 Q2 Q1 Q001234567890 0 0 0 1 0 0 1 1 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 109876543211000000000100 0 0 001题9-16解图 计数器的工作波形9-17 图9-68是由3个TTL主从型JK触发器组成

14、的一种计数器，通过分析说明该计数器的类型，并画出工作波形图。 图9-68 题9-17图解 各触发器使用同一个计数脉冲，所以该计数器为同步计数器。由图可写出各触发器输入端的激励方程 ， ， ，将以上各式代入JK触发器的特征方程即得计数器状态方程 设初始状态为000，则可得到计数器的状态转换表如表9-5所示，其工作波形如题9-17解图所示，可见该计数器为同步六进制加法计数器。表9-5 题9-17计数器状态变化表CPQ2 Q1 Q001234560 0 00 0 10 1 00 1 11 0 01 0 10 0 0题9-17解图 计数器工作波形9-18 计数器电路如图9-31所示，试分析其逻辑功能。

15、解该计数器为异步计数器。各触发器输入端的J和K接到高电平“1”。计数脉冲从最低位触发器F0的CP端输入。每输入一个计数脉冲，F0的状态改变一次。低位触发器的端与相邻高位触发器的CP端相连，每当低位触发器状态由翻转为时，即端输出一个正跳变信号，使高位触发器翻转。 (图9-31 位异步二进制减法计数器)设计数器原状态为0000，当第1个计数脉冲输入后，F0的Q0由0变为l，向F1发出计数脉冲，使 Q1由翻转为，Q1向F2发出计数脉冲，使 Q2由翻转为，Q2向F3发出计数脉冲，使 Q3由翻转为，计数器的状态为1111；当第2个计数脉冲输入后，F0的Q0由1变为0，Q0没有正阶跃信号作用至F1的CP端

16、，故Fl、F2、F3仍保持1状态，计数器的状态为1110；依此类推。当第15个计数脉冲输入后，计数器的状态为0001，第16个计数脉冲输入，计数器的状态返回到0000。 计数器的状态转换表，如表9-6所示，波形如题9-18解图所示。 题9-18解图 4位二进制减法计数器的工作波形 表9-6 4位二进制减法计数器状态转换表计数脉冲序号触发器状态对应十进制数计数脉冲序号触发器状态对应十进制数Q3 Q2 Q1 Q0Q3 Q2 Q1 Q00123456780 0 0 01 1 1 11 1 1 01 1 0 11 1 0 0 1 0 1 11 0 1 01 0 0 11 0 0 00123456789

17、1011121314150 1 0 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 19101112131415160 0 0 00（借位）9-19 图9-69所示电路。试画出在图中时钟脉冲CP作用下Q0、Q1、和输出1、2的波形图，并说明1和2波形的相位差（时间关系）。 图9-69 题9-19图解 图中各触发器均接成触发器，每来一个计数脉冲，触发器的状态改变一次。输出1、2的逻辑表达式为可得到各输出的波形如题9-19解图所示。由此波形可见，和的相位差为1/4个周期。题9-19解图 输出波形图9-20 试列出图9-70所示计数器的真值表，从而说明它是几进制计

18、数器。设初始状态为000。 图9-70 题9-20图解 触发器和的计数脉冲来自于同步时钟脉冲CP，而触发器的计数脉冲来自于的输出端，所以该计数器为异步计数器。 ， ， ，将以上各式代入JK触发器的特征方程即得计数器状态方程 当初始状态为000时计数器的状态转换表如表9-7所示，由表可见该计数器为七进制计数器。表9-7 题9-20计数器状态变化表CPQ2 Q1 Q0012345670 0 00 0 10 1 00 1 11 0 01 0 11 1 00 0 09-21 电路如图9-71所示。设QA=1，红灯亮；QB=1，绿灯亮；QC=1，黄灯亮。试分析该电路，说明三组彩灯点亮的顺序。初始状态三个

19、触发器的Q端均为0。 图9-71 题9-21图解 图中电路为一个同步计数器。由图可写出各触发器输入端的激励方程 ， ， ，将以上各式代入JK触发器的特征方程即得计数器状态方程 设计数器的初始状态为000，则可得到其状态转换表如表9-8所示。由表可以看出，三组彩灯点亮的顺序为红灯亮、绿灯亮、黄灯亮、全亮、全灭，依次循环。表9-8题9-21计数器状态变化表CPQA QB QC对应彩灯状态0123450 0 01 0 00 1 00 0 11 1 10 0 0全灭红灯亮绿灯亮黄灯亮全亮全灭9-22 图9-72是一单脉冲输出电路，试用一片CT74LS112型双下降沿JK触发器（其引脚图见图9-72b）

20、和一片CT74LS00型四2输入与非门（其引脚图见图8-18b）联接成该电路，画出接线图，并画出CP、Q1、Q2、F的波形图。 a) 原理图 b) 管脚功能图图9-72 题9-22图解 联接成的电路如题9-22解图（a）所示。题9-22解图（a） 接线图设触发器的初始状态都为0，当第一个CP脉冲下降沿到来时，则翻转为1，仍为0状态。此后因为第一个触发器的输入始终保持不变，其输出也始终保持为，。而第二个触发器在第二个CP脉冲下降沿到来时，则翻转为1，此后由于输入不变，输出也始终保持为，。输出端F的逻辑表达式为 由此画出CP、Q1、Q2、F的波形图如题922解图（b）所示。题922解图（b） 输出波形图9-23 图9-73是一个防盗报警电路。a、b两端被一细铜丝接通，此铜丝置