双向移位寄存器

1、一、课程设计的目的与要求1设计目的熟悉 maxplus2/quartus ii软件，掌握软件的vhdl 程序输入、程序编译和程序仿真操作；学习利用vhdl 语言设计双向移位寄存器电路程序。2设计要求根据设计正文提出的双向移位寄存器功能设置，实现电路设计。二、设计正文双向移位寄存器有三种输入方式：4 位并行输入、 1 位左移串行输入、1 位右移串行输入；双向移位寄存器有一种输出方式：4 位并行输出。双向移位寄存器工作过程如下：当 1 位数据从左移串行输入端输入时，首先进入内部寄存器最高位，并在并行输出口最高位输出，后由同步时钟的上跳沿触发向左移位。当 1 位数据从右移串行输入端输入时，首先进入内

2、部寄存器最低位，并在并行输出口的最低位输出，后由同步时钟的上跳沿触发向右移位。双向移位寄存器的输入、输出端口如下：clr：异步清零输入端；srsi：串行右移输入端；slsi：串行左移输入端；a、 b、 c、d：4 位并行输入端；qa、qb 、qc、qd： 4 位并行输出端；s0，s1：两位控制码输入端。双向移位寄存器的端口功能如下：当 clr0 时， 4 位输出端清0；当 clk 0 时， 4 位输出端保持原来状态不变；当 s00 时， 4 位输出端保持原来的状态不变；当 s01 时，允许串行右移输入1 位数据；当 s10 时，允许串行左移输入1 位数据；当 s11 时，允许4 位数据从并行端

3、口输入。vhdl源程序 ：library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; 包含库和程序包entity double_dir_regt is 定义实体为double_dir_regt port ( s: in std_logic_vector(1 downto 0); clr,clk,srsi,slsi,a,b,c,d:in std_logic; result: out std_logic_vector(3 downto 0);设置端口参数输入控制信号s, 时钟 clk, 并行输入abcd,

4、end double_dir_regt; 输出 result architecture rtl of double_dir_regt is signal result1: std_logic_vector(3 downto 0);设置信号result1使 result能作为输入使用begin result=result1; process (clk,clr) 敏感信号为时钟和清零信号begin if (clr=0)then result1 控制信号为00 时实现保持功能result1(0)=result1(0); result1(1)=result1(1); result1(2)=result

5、1(2); result1(3) 控制信号为01 时实现右移功能result1(3)=srsi; result1(2)=result1(3); result1(1)=result1(2); result1(0) 控制信号为10 时实现左移功能result1(0)=slsi; result1(1)=result1(0); result1(2)=result1(1); result1(3) 控制信号为11 时实现并行输入功能result1(0)=a; result1(1)=b; result1(2)=c; result1(3)=d; end case; end if; 程序结束end proces

6、s; end rtl; 三、课程设计总结图表1 双向移位寄存器右移仿真波形图由上图 1 看出当 s0s1=01 时，寄存器执行右移功能，并可看出srsi=1100110011001100，1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 输出结果result 依次由初始状态0000，逐渐右移左端输入端口输入srsi=1100110011001100，此时 result 依次会出现1000：移入 1；1100：移入两个1；0110：移入两个1 一个 0；再有以后出现的结果0011,1001,1100,0110,0011,1001,1100 .此结果符合真值表要求的右移功能。图表2

7、双向移位寄存器左移仿真波形图由上图 2 看出当 s0s1=10 时，寄存器执行左移功能，并可看出slsi=1100110011001100，输出结果result 依次由初始状态0000，逐渐右移左端输入端口输入slsi=1100110011001100，此时 result 依次会出现0001：移入 1；0011：移入两个1；0110：移入两个1 一个 0；再有以后出现的结果1100,1001, 0011,0110, 1100,1001, 0011 .此结果符合真值表要求的左移功能。图表 3 双向移位寄存器并行输入仿真波形图如图 3 中控制信号s0s1=11， 寄存器执行四位并行输入功能，输入端为图中a,b,c,d=0110，当时钟脉冲到来后，寄存器输出端result 输出结果应为并行输入数据abcd=0110，根据仿真波形图可知，输出结果result 先出现0000 的初始结果，经过一段时间的延迟，输出result=0110，为并行输入数据，实现了并行输入的功能。0 1 1 0 控制信号s0s1=111 1 0 0 1 1 0 0 1 1 0 0 1 1 图表 4 双向移位寄存器保持仿真波形图由图 4 中当控制信号s0s1=10 时实现左移功能，得到0000,0001，0011，0110