计算机组成原理试题集

1、.1.数字电子计算机的主要特点是存储容量大、（运算速度快） ，（运算精度高） 。2.计算机各组成部件相互连接方式，从早期的以 （存储器）为中心， 发展到现在以 （运算器 ）为中心。3.指令寄存器寄存的是（C ）A、下一条要执行的指令B 、已执行完了的指令C 、正在执行的指令D 、要转移的指令4.衡量计算机的性能指标主要有哪些（答主要的三项指标），并说明为什么？解：衡量计算机性能的指标主要有：计算速度、存储容量和通讯带宽等，计算机速度是反映CPU 性能，也是反映计算机能力的主要指标之一。存储容量反映出计算机可以处理的数据量空间的大小。带宽反映出计算机处理信息的通讯能力。5, 决定指令执行顺序的寄

2、存器是（PC ） ,而记录指令执行结果的状态的寄存器是（状态字寄存器）6. 最早提出“存储程序程序”概念的是（A ）A、 BabbageB 、V.NeumannC 、 PascalD 、 Bell7. 如何理解计算机组成和计算机体系结构？8. 第一台电子计算机（ ENIAC ）是于 1946 年交付使用。9. 单地址指令中为了实现两个数的算术运算， 除地址码指明的一个操作数外， 另一个采用（隐含）寻址方法。10. 假定指令系统有m 条指令，指令操作码的位数为N 位，则 N 至少应当等于（）。11. 用 n+1 位字长（含一位符号位）表示原码定点整数时，所能表示的数值范围是（0 N）；用 n+1

3、 位字长（含一位符号位） 表示原码定点小数时，所能表示的数值范围是（）1. CPU包括（）两部分。A 、 ALU 和累加器B 、 ALU 和控制器C、运算器和控制器D 、 ALU 和主存储器C2.计算机运算速度的单位是（）。A 、 MTBFB 、 MIPSC、 MHZD、MBB3.若十六进数微AC.B ，则其十进制数为（）。A 、 254.54B 、 2763C、 172.6875D 、 172.625C4.若十进制数据为137.5则其八进制数为（）。A 、 89.8B 、 211.4C、 211.5D 、 1011111.101可编辑范本.B5.若 x 补=0.1101010，则 x 原 =

4、 （）。A 、 1.0010101B 、 1.0010110C、 0.0010110D 、 0.1101010D6.若用双符号位，则发生正溢的特征是：双符号位为（）。A、00B、01C、 10D、11B7.补码加法运算是指（）。A 、操作数用补码表示，连同符号位一起相加B 、操作数用补码表示，根据符号位决定实际操作C、将操作数转化为原码后再相加D 、取操作数绝对直接相知，符号位单独处理A8.原码乘法是（）。A 、先取操作数绝对值相乘，符号位单独处理B 、用原码表示操作数，然后直接相乘C、被乘数用原码表示，乘数取绝对值，然后相乘D 、乘数用原码表示，被乘数取绝对值，然后相乘A10.浮点加减中的对

5、阶的方法是（）。A 、将较小的一个阶码调整到与较大的一个阶码相同B 、将较大的一个阶码调整到与较小的一个阶码相同C、将被加数的阶码调整到与加数的阶码相同D 、将加数的阶码调整到与被加数的阶码相同A11.在下列几种存储器中，CPU 可直接访问的是（）。A 、主存储器B 、磁盘C、磁带D 、光盘A13.静态半导体存储器SRAM指（）。A 、在工作过程中，存储内容保持不变B 、在断电后信息仍能维持不变C、不需动态刷新D 、芯片内部有自动刷新逻辑C可编辑范本.14.半导体静态存储器SRAM的存储原理是（）。A 、依靠双稳态电路B 、依靠定时刷新C、依靠读后再生D 、信息不再变化A15.高速缓冲存储器C

6、ache一般采取（）。A 、随机存取方式B 、顺序存取方式C、半顺序存取方式D 、只读不写方式A16.虚地址是（）。A 、不存在的地址B 、用户编程可使用的地址C、主存地址D 、磁盘地址B17.堆栈指针SP 是（）。A 、栈顶单元内容B 、栈顶单元地址C、栈底单元内容D 、栈底单元地址B18.为了缩短指令中某个地址段的位数，有效的方法是采取（）。A 、立即寻址B 、变址寻址C、间接寻址D 、寄存器寻址D19.如果按变址方式读取操作数，则有效地址是指（）。A 、指令中直接给出的地址B 、变址计算获得的地址C、变址寄存器中存放的地址D 、基址寄存器中存放的地址B20. 在向上生长的堆栈中，如果出栈

7、指令POPx 的操作定义为：M （ x ） M （ SP ）； SP （ SP ） -1则入栈指令PUSH X应定义为（）。A 、 M （ SP） M （ x）； SP（ SP） 1B 、 M （ SP） M （ x）； SP（ SP） 1C、 SP （ SP ） 1 ； M （ SP） M （ x ）D 、 SP（ SP ） 1 ； M （ SP ） M （ x ）C可编辑范本.22.在不同速度的设备之间传送数据，（）。A 、必须采用同步控制方式B 、必须采用异步控制方式C、可以选用同步方式，也可选用异步方式D 、必须采用应答方式C23.挂接在总线上的多个部件（）。A 、只能分时向总线发送数

8、据，并只能分时从总线接收数据B 、只能分时向总线发送数据，但可同时从总线接收数据C、可同时向总线发送数据，并同时从总线接收数据D 、可同时向总线发送数据，但只能分时从总线接收数据B24.总线的数据通路宽度是指（）。A 、能一次并行传送的数据位数B 、可依次串行传送的数据位数C、单位时间内可传送的数据位数D 、可一次传送的数据的最大值A25. 串行接口是指（）。A 、接口与系统总线之间串行传送，接口与I/O设备之间串行传送B 、接口与系统总线之间串行传送，接口与I/O设备之间并行传送C、接口与系统总线之间并行传送，接口与I/O设备之间串行传送D 、接口与系统总线之间并行传送，接口与I/O设备之间

9、并行传送C填空题：1.系统软件主要包括：和及诊断程序等。操作系统语言处理程序2.任何进位计数制都包含基数和位权两个基本要素。十六进制的基数为，其中第i 位的权为。1616i3. 8421BCD码中，十进制数字“ 5 ”的 BCD 码的前面加上奇校验位后，为。101014.设字长 8位（含 1位符号位），真值 X=-1011 ，则 X 原=。100010116.按照存储器的不同工作方式可以将存储器分为随机存取存储器（RAM ）、顺序存取存储器（ SAM ）和。可编辑范本.只读存储器（ROM ）直接存取存储器（DAM ）7.有静态 RAM 与动态 RAM 可供选择，在构成大容量主存时，一般就选择。

10、动态 RAM8.与静态 MOS 型存储器相比， 动态 MOS型存储器的最大特点是存储信息需要不断地。刷新9.主存储器进行两次连续、独立的操作（读/ 写）之间所需的时间称作。主存读 / 写周期（ TM ）10.程序访问的为 Cache的引入提供了理论依据。局部性原理11.某机器指令系统中，指令的操作码为8位，则该指令系统最多可以有种指令。25612.如果零地址指令的操作数在内存中，则操作数地址隐式地由来指明。堆栈指针（ SP ）13.如指令中给出形式地址为D ，则间接寻址方式获得操作数的有效地址为。以 D 为地址的存储单元的内容14.如果说变址寻址方式主要是面向用户的，那么基址寻址一般是面向的。

11、系统15.在 CPU 的状态寄存器中， 常设置以下状态位： 零标志位 （ Z ），负标志位 （ N），和。溢出标志位（ V）进位或借位标志位（C）16. 在组合逻辑控制器中，当一条指令取出后，组合逻辑网络的输出分两部分，其主要部分是产生执行该指令所需的，另一部分送到，以便在执行步骤较短的情况下，控制下缩短指令的执行时间。控制信号，时序计数器17.在微程序控制中，一个节拍中所需要的一组微命令，被编成一条。微指令18.系统总线是用来连接的总线。系统内部各大部件19.输入输出的目的是实现和 之间的信息传送。CPU可编辑范本.外设20.目前微机系统上使用的鼠标器有两种类型，一种是，另一种是。机械式的光

12、电式的21.在现有的外存储器中，启示密度最高的是。光盘存储器22. 可以根据中断源在系统中的位置，将中断源分为内部中断和外部中断两类。一般运算器除法错是；键盘输入请求中断是。内中断外中断23.在不改变中断响应次序的条件下，通过可以改变中断处理次序。改写中断屏蔽字24. 在程序中断控制方式中，虽有中断请求，但为了保证禁止某些中断以提供某一特定的服务，这可以由CPU 中的触发器和为中断源设置的触发器控制实现。中断允许中断屏蔽25.通道程序在内存中的首地址由给出。通道地址字26 单地址指令中为了实现两个数的算术运算，除地址码指明的一个操作数外，另外一个采用（隐含）寻址方法。27 假定指令系统有m 条

13、指令，指令操作码的位数为N 位，则 N 至少应当等于2 m 3. 用 n+1 位字长（含一位符号位）表示原码定点整数时，所能表示的数值范围是（0 |N|2 n -1）；用n+1位字长（含一位符号位）表示原码定点小数时，所能表示的数值范围是-n（0 |N|1-228. 如果指令中的地址码为 A，变址寄存器为 X ，基址寄存器为 B ，则变址间址寻址方式的操作地址 N（ X） +A ）29 采用立即寻址时，操作数由（地址码）给出，采用直接寻址时，指令中除了操作码以外，还要给出（操作数在存储器中的地址）30 堆栈存取方式是（后进先出） ，在自底向上生成方式工作的堆栈中，入栈时，堆栈指针作何调整？ （

14、减），出栈时做何调整？（加）。入栈时调整指针和存入数据的次序是：先（调）后（存）可编辑范本.31 16 位补码整数所能表达的最大整数是（2 15 1 ），最小整数是（2 15 ）32 指令系统的完整性，通常是指（完备性）和（有效性）33 一般说来，按照 CPU 内部操作数的存储方式，可以将机器（指令集）分为：（堆栈型）、（累加器型）和（通用寄存器型）三种类型简答题：1. 8 位无符号整数和 8 位定点原码整数的表示范围分别是多少？ 8 位无符号整数的范围： 0 255 。 8 位定点原码整数的范围：-127 127 。2. 在浮点数中，阶码的正负和尾数的正负各代表什么含意？对实际数值的正负与大

15、小有何影响？ 阶码为正，表示将尾数扩大。 阶码为负，表示将尾数缩小。 尾数的正负代表浮点数的正负。3. SRAM 依靠什么存储信息？ DRAM 依靠什么存储信息？何为存“ 0 ”？何为存“ 1 ”？ SRAM依靠双稳态电路（内部交叉反馈）存储信息，其中一种稳态为0 ，另一种稳态则为 1 。 DRAM依靠电容暂存电荷存储信息，充电至高电平为1 ，放电至低电平为0。4 、静态存储器依靠什么存储信息？动态存储器又依靠什么原理存储信息？试比较它们的优缺点。 静态存储器以双稳态触发器为存储信息的物理单元，依靠内部交叉反馈保存信息。速度较快，不需动态刷新，但集成度稍低，功耗大。 动态存储器依靠电容上暂存电

16、荷来存储信息，电容上有电荷为1，无电荷为0 。集成度高，功耗小，速度悄慢，需定时刷新。5. 存储器芯片中采用地址复用技术有什么优点？要增加一存储器芯片的容量时， 其所需的地址线也要随之增加， 如果采用地址复用技术， 将把地址分批送入芯片。 这样可以保证不增加芯片的地址引脚， 从而保证芯片的外部封装不变。6. 在“ Cache 主存辅存”三级存储体系中， “ Cache 主存”结构与“主存辅存”结构的引入各为了解决什么问题？ “ Cache 主存”结构的引入是为了解决主存与CPU 速度不匹配的问题。 “主存辅存”结构的引入是为了解决主存储器容量不足的问题。7. 在 CPU 中，哪些寄存器属于控制

17、用的指令部件？它们各起什么作用？ 程序计数器 PC ，提供取指地址，从而控制程序执行顺序。可编辑范本. 指令寄存器IR ，存放现行指令，作为产生各种微操作命令的基本逻辑依据。 状态寄存器 SR ，记录程序运行结果的某些特征标志，或用来设置程序运行方式与优先级。参与形成某些微操作命令。8. 微程序控制器如何产生微指令？微指令、微程序与机器指令之间的对应关系如何？ 微程序控制器是从控制存储器中读取微指令，从而产生微指令。 一条微指令包含的微指令控制实现一步（一个时钟周期）操作，若干条微指令组成的一段微程序解释执行一条机器指令，整个微程序实现指令系统功能。9. 总线接口的分类方法有哪几类？请分别按这

18、几种方法说明接口的分类。 按数据传送的格式分为：串行接口、并行接口。 按时序控制方式分为：中断接口、DMA接口、程序查询方式接口。10. 何谓存储总线？何谓 I/O 总线？各有何特点？ 存储总线是连接CPU 和主存储器之间的专用总线，速度高。 I/O 总线是连接主机（ CPU 、M ）与 I/O 设备之间的总线，可扩展性好。11. 何谓同步传送方式？何谓异步传送方式？ 同步方式：数据传送由一个统一的时序信号同步定时（或：从同一个公共的时钟信号中获得定时信号） 。有固定的时钟周期、总线周期划分。 异步方式：数据传送用应答方式实现，没有时钟周期划分；总线周期根据实际需要而定，需长则长、能短则短。1

19、2. 计算机系统中异步控制方式的三个主要特点是什么？系统中没有统一的时钟，各部件有自己的时钟信号，各个微操作的进行是采用应答方式工作。13. 在字符显示器中，何时访问一次字符发生器？其地址码如何形成？ 每当点（列）计数器一个计数循环后，就访问一次缓冲存储器，紧跟着访问一次字符发生器。 由缓冲存储器读出的字符代码作为高位地址，线（行）计数器的计数值作为低位地址。14. 请说明常见的中断处理程序入口产生方法。现在普遍采用向量中断方式：将各中断处理程序入口地址组织在中断向量表中，存在主存中的一段特定区域；获得批准的中断源向 CPU 送入一个编码（如中断类型码） ， CPU 将它变换为一个向量地址；据

20、此访问中断向量表，从中读取处理程序入口地址。15. 以 DMA 方式实现传送，大致可分为哪几个阶段？ DMA 传送前的预置阶段（ DMA 初始化） 数据传送阶段（ DMA 传送） 传送后的结束处理16.请比较说明中断方式与DMA 方式的异同（产生方式、处理方式、应用场合等方面）。 相同点：二者都由随机请求引起。可编辑范本. 不同点：中断方式通过执行处理程序进行处理，DMA方式直接依靠硬件实现数据直传。中断方式可处理复杂事件、控制中低速I/O操作， DMA方式适于简单的、高速的数据批量传送。17. 基数在浮点数据编码中， 对阶码所代表的指数值的数据，在计算机中是一个常数，不用代码表示。18. C

21、ache位于 CPU 与主存之间的高速缓存，用来存放当前频繁访问的内容。19. 段页式管理一种虚拟存储器的管理方式，将存储空间按逻辑模块分成段，每段又分成若干个页。20. 随机存取方式可按随机地址直接访问任一存储单元，存取时间与单元位置无关。21. DRAM动态随机存取存储器，即需要采取动态刷新的RAM 。22. 虚拟存储器依靠操作系统和磁盘的支持，用户编程时可以使用一个比真实内存大得多的存储器，该存储器称为虚拟存储器。23. 逻辑地址程序员编程时使用的，与内存物理地址无固定对应关系的地址。24. 堆栈按先进后出（也就是后进先出）顺序存取的存储的存储组织（区）。25. 立即寻址方式操作数直接在

22、指令中给出（或：紧跟指令给出），在读出指令时可立即获得操作数。26. 直接寻址由指令直接给出操作数的存储地址。27. 寄存器间址由指令给出寄存器号，指定寄存器中存放者操作数据的存储地址。28. RISC精简指令系统计算机，只采用使用频度高、简单、执行速度快的指令类型。29. 时钟周期由主频脉冲定义得一个定长的基本时间段，通常一个时钟周期完成一步操作。可编辑范本.30.微程序控制器将执行指令所需要的微命令以代码形式编成微指令序列（微程序），存入一个控制存储器，需要时从该存储器中读取。按这种方式工作的控制器称为微程序控制器。31. 主设备申请并获得总线控制权的设备，在收发双方中主动的一方。32.

23、同步通信方式在采用这种方式的总线传输中，各设备从一个公共的（统一的）时序信号中获得定时信息（或：由统一的时序信号进行同步定时。 ）或指出：其明显特征是由一定频率的时钟信号定义了等间隔的时钟周期。33. 总线一组可由多个部件分时共享的信息传输线。34. 程序查询 I/O 方式启动 I/O设备后， CPU 程序查询，若未准备好则等待，若条件已具备则执行I/O操作。35. DMA方式直接依靠硬件实现主存与外设之间的数据直接传输，传输过程本身不需CPU 程序干预。36. 有效地址：又称物理地址，是将形式地址按一定的规则计算后，得出能直接访问主存的地址。寻址方式就是指从形式地址产生有效地址的方法37.

24、浮点数的阶码为什么通常采用移码？其主要原因是为了解决机器0 的表现形式问题。 浮点数据的机器 0 表示阶码为可以表示的最小值2 n 。将该数据进行表示时，如果阶码使用移码，则表示出来数据的阶码全为0 ；否则，如果使用补码表示阶码，该数据为10 .00的形式。原码和反码由于其对数据0有正负之分，一般不用来表示浮点数阶码。38. 基址寻址方式和变址方式有什么特点？基址寻址，实际上是相对于基址寄存器BR 的偏移寻址，其有效地址是把基址寄存器的内容加上指令字中的形式地址得到。即：EA= （BR ）+A. 。变址寻址是相对于变址寄存器的偏移寻址，其有效地址是变址寄存器的内容加上指令字中的形式地址得到。即

25、：EA=(X)+A在形式上以及计算操作数的有效地址的方法上，两种寻址方式是相似的， 实际上， 两者有不同的特点和用途。首先，在采用了基址寻址的计算机系统中，基址是不变的，程序中的所有地址都是相对于基地址来变化的。而对于变址寻址来说则相反，指令中的地址字段的形式地址给出的是一个存储器地址基准，变址寄存器X 中存放的是相对于该基准地址的偏移量。不同的变址寄存器值指出了不同的单元。第二，在基址寻址中，偏移量位数较短，在变址寻址中， 偏移量位数足以表示整个存储空间。第三，基址寻址主要是解决程序逻辑空间与存储器物理空间的无关性，而变址寻址主要是为了可以编写出高效地访问一片存储空间的程序。39 设 32

26、位长的浮点数，其中阶符1 位，阶码 7 位，数符1 位，尾数 23 位。分别写出机器数采用原码和补码表示时，所对应的最接近0 的十进制负数。解：最接近0 的十进制负数的浮点表示就是数据表示中最大的负数，即绝对值最小的负数。可编辑范本.采用原码数据表示时，阶码为 127 ，尾数为 2 23 。该数为 2 23 × 2 127 。采用补码表示时，阶码为 128 ，尾数为 2 2340 某机器字长32 位，浮点表示时，阶码占8 位，尾数占24 位，各包含一位符号位。问（ 1 ）带符号定点小数的最大表示范围是多少？（ 2 ）带符号定点整数的最大范围是多少？（ 3 ）浮点表示的最大正数是多少？

27、最大负数是多少？浮点表示时，最小的规格化正数是多少？解：（ 1 ）阶码表示范围是： 128 127 ；尾数的表示范围是 1 1 2 23（ 2 ）带符号的定点整数其符号位一位，其余均用来表示数据。此时的表示范围2 31 231 1（3 ）浮点表示的最大正数为 1 2 23 × 2 127 ，最大负数为： 2 23 × 2 128 ，最小的规格化正数为： 0。5× 212841 某机器字长32 位，指令单字长，指令系统中具有二地址指令，一地址指令和零地址指令各若干条， 已知每个地址长12 位，采用扩展操作码方式， 问该指令系统中的二地址指令、一地址指令、零地址指令各

28、最多能有多少条？解：注意使用可扩展操作码时，二地址指令不能占满全部的2 8 条指令，必须留出至少一条作为一地址指令扩展。但本题所问最多条数，并保证指令集中存在一、二、零地址指令32 24 8 ，操作码占 8 位，最多可有 2 8 1 255 条二地址指令一地址指令操作码占32 12 8 12 ，最多可有 212 1条，此时只有一条二地址指令零地址指令操作码占32 8 12 12 ，最多可有 212 1条42 存储字长为 16 位，采用一地址格式的指令系统，允许直接、间接、变址、基址寻址，变址寄存器和基址寄存器均16 位，试回答：（ 1 ）若采用单字指令，共能完成108 种操作，画出指令格式，并

29、指出直接寻址和一次间接寻址的寻址范围各为多少？（ 2 ）若采用双字指令，操作码位数和寻址方式不变，指令可直接寻址的范围又是多少？画出其指令格式。（3）存储字长不变，可采用什么方法访问容量为8MB的主存任一地址单元，说明理由解：（ 1 ）系统的指令集为108条，所以操作码位数为7 ，地址码为9 ，直接寻址的范围为2 9 个字。间接寻址的范围为216 个字（2）采用双字指令时，指令可直接寻址的范围为2 25 （ 32M ）个字。指令格式为操作码7位，地址码 25 位。（3）可使用变址寻址。该存储器按照字变址，8MB 4MW ，此物理空间需要 22 位物理地址，通常变址寄存器的长度与存储字的长度相同

30、，因此变址寄存器也为16 位。变址寻址的物理地址的形成满足：EA=(X)+A ，因此指令中只需要指出剩余的4 位地址就可以了判断题：1. 运算器的功能就是执行加、减、乘、除四则运算。错。运算器的功能一般包含：算术运算、逻辑运算、移位等。可编辑范本.2. 已知 x=0.1011 ，那么 -x 补为 1.0101， x/2补为 0.11011 。错。 x/2 补为 0.01011 。3. 1KB=1000 字节错。 1KB=1024字节。4. 两个定点数相减，不会产生溢出。错。两定点数相减，若是异号相减，也有可能溢出。5.主存储器和CPU 之间增加高速缓冲存储器的目的是扩大CPU 中通用寄存器的数

31、量。错。主存储器和CPU 之间增加高速缓冲存储器的目的是解决CPU 和主存之间的速度匹配问题。6. 在虚拟存储器中，当程序正在执行时，一般由装入程序完成地址映射。错。在虚拟存储器中，当程序正在执行时，一般由操作系统完成地址映射。7. 在虚拟存储器中，常将存储空间按程序模块大小划分为若干页。错。在虚拟存储器中，常将存储空间按程序模块大小划分为若干段（或：常将存储空间划分为若干大小相同的页） 。8. 二地址指令中，操作数的物理位置可安排在两个主存单元。对。9. 在寄存器寻址方式中，指定寄存器中存放的是操作数地址。错。在寄存器寻址方式中，指定寄存器中存放着操作数。10. 位操作类指令的功能是对 CPU 内部通用寄存器或主存某一单元任一位进行状态检测或强置。对。11. 一条机器指令由一段微指令编成的微程序来解释执行。对。12. 指令周期、机器周期和工作脉冲构成三级时序系统。错。机器周期、节拍电位和工作脉冲，构成三级时序系统。13. 减少控制存储器容量，是设计微程序控制器所追求的目标之一。对。14. 总线中地址线的功能是用于指定存储器单元和I/O 设备接口电路的选择地址。对。15. 单总线结构系统是指：各大功能部件之间用一根信号线连接。错。单总线结构系统是指：各大功能部件之间用一组总线连接。可编辑范本.16.如果认为CPU 等待设备的状态信号是处于