第5章_半导体存储器_2014

1、微机原理及应用北京科技大学计算机与通信工程学院北京科技大学计算机与通信工程学院第第5章章 半导体存储器半导体存储器重点掌握和理解的知识：重点掌握和理解的知识：（1）重点掌握存储器的结构原理）重点掌握存储器的结构原理（2）重点掌握存储器译码及芯片地址空间的计算方法）重点掌握存储器译码及芯片地址空间的计算方法（3）理解并掌握典型存储芯片的外部特征及应用特点）理解并掌握典型存储芯片的外部特征及应用特点（4）理解并掌握不同类型存储芯片的工作原理及内部结）理解并掌握不同类型存储芯片的工作原理及内部结构特点构特点（5）理解并掌握存储芯片的扩充方式以及与）理解并掌握存储芯片的扩充方式以及与CPU的信号的信号

2、连接方法连接方法半导体存储器分类半导体存储器分类存储器的主要性能指标存储器的主要性能指标主存储器的基本结构主存储器的基本结构1. 辅存辅存（External Memory ，也称，也称外存外存） 基本功能：存放暂时不被执行的程序和数据基本功能：存放暂时不被执行的程序和数据 使用特点：使用特点：CPU不能直接访问不能直接访问 需配置专门的驱动设备进行读取需配置专门的驱动设备进行读取n顺序存取存储器顺序存取存储器 SAMn数据信息以文件形式存放数据信息以文件形式存放n数据信息按存放的先后顺序存取数据信息按存放的先后顺序存取n容量大，存取慢、价格低（如磁带等）容量大，存取慢、价格低（如磁带等）n直接

3、存取存储器直接存取存储器 DAMn按存储器中的存储区域（按存储器中的存储区域（块块）存取信息）存取信息n存储区域内按顺序存储存储区域内按顺序存储n容量大，存取快（如磁盘等）容量大，存取快（如磁盘等）2. 主存主存（Main Memory ，也称，也称内存内存） 基本功能和特点：基本功能和特点：存放正在执行或将要执行的程序和数据存放正在执行或将要执行的程序和数据 与与CPU直接交换数据信息直接交换数据信息 均采用半导体存储器均采用半导体存储器nRAM（读写存储器或随机存储器）（读写存储器或随机存储器）n静态随机存取存储器静态随机存取存储器 SRAMn动态随机存取存储器动态随机存取存储器 DRAM

4、nROM（只读存储器）（只读存储器）n掩膜编程掩膜编程 ROMn可编程存储器可编程存储器 PROMn可擦除可编程存储器可擦除可编程存储器EPROMn电擦除可编程存储器电擦除可编程存储器EEPROMn存储器容量存储器容量n字表示（字表示（Word）：）：64K字字=64K16位位n字节表示（字节表示（Byte）：）：64KB=64K8位位n存储容量单位：存储容量单位：1KB=210B、1MB=220B、1GB=230B、1TB=240Bn存储速度存储速度n存储时间：从接到读写信号到完成读写操作所用的时间存储时间：从接到读写信号到完成读写操作所用的时间n存储周期：存储周期：CPU连续两次读写存储器

5、的最小时间间隔连续两次读写存储器的最小时间间隔n存取时间多取决于材料和工艺的不同；一般在几个存取时间多取决于材料和工艺的不同；一般在几个ns数百数百nsn例例5-1 某存储器芯片的地址线为某存储器芯片的地址线为16位，存储字长位，存储字长为为8位，则其存储容量为多少？位，则其存储容量为多少？n一般的，若某存储器芯片有一般的，若某存储器芯片有M位位地址总线、地址总线、N位位数据总线，表示存储单元的个数为数据总线，表示存储单元的个数为2M个，每个个，每个存储单元可存储存储单元可存储N位二进制信息；则存储容量表位二进制信息；则存储容量表示为：示为：2MN位位n若存储器芯片中若存储器芯片中M为为16位

6、，位，N为为8位，则其存储位，则其存储容量为：容量为：64K8位位n可靠性可靠性n存储器的可靠性用存储器的可靠性用平均故障间隔时间平均故障间隔时间（MTBF，Mean Time Between Failures）来衡量；）来衡量；MTBF越长，可靠性越高越长，可靠性越高n性能性能/价格比价格比n性能主要包括上述三项指标性能主要包括上述三项指标存储容量、存储速度存储容量、存储速度和和可靠性可靠性n对不同用途的存储器有不同的要求对不同用途的存储器有不同的要求n有的存储器要求存储容量大，选择芯片时就以存储容量为主有的存储器要求存储容量大，选择芯片时就以存储容量为主n有的存储器如有的存储器如高速缓冲器

7、高速缓冲器，则要求以存储速度为主，则要求以存储速度为主n存储体存储体n由存储单元组成由存储单元组成n每个存储单元存放一个字节的数据每个存储单元存放一个字节的数据n存储单元的存储单元的编号编号称为地址称为地址n由由地址总线地址总线决定选择读写操作的目的存储单元决定选择读写操作的目的存储单元n存储单元数存储单元数N=2n个（个（n为地址总线的位数）为地址总线的位数）n地址译码器地址译码器n将将n位地址码译为位地址码译为N个存储单元中的一个具体编号个存储单元中的一个具体编号n三态数据缓冲器三态数据缓冲器n暂时暂时(缓冲缓冲)存放写入或读出的数据存放写入或读出的数据n时序控制电路时序控制电路n按照按照

8、CPU的读写命令和时序的读写命令和时序,发出读发出读/写控制信号写控制信号存储体存储体（2n字节字节 存储单元）存储单元） 数数据据缓缓冲冲器器/寄寄存存器器读读写写放放大大电电路路地地址址锁锁存存器器/寄寄存存器器 n位位地地址址总总线线控制总线控制总线M位数据总线位数据总线时序时序/控制总线控制总线地址译码器地址译码器信息存储的主体和核心，信息存储的主体和核心，是存储单元的集合体；存是存储单元的集合体；存储单位是字节储单位是字节接收接收CPU 送来的位地送来的位地址信号，并译出存储单址信号，并译出存储单元中的具体地址，选择元中的具体地址，选择并确定与具体地址相对并确定与具体地址相对应的存储

9、单元应的存储单元提供片选和读提供片选和读/ /写等控制逻写等控制逻辑信号，完成对被选中单元辑信号，完成对被选中单元中各位数据的读写操作中各位数据的读写操作寄存器分别用于暂存待读出寄存器分别用于暂存待读出或待写入的数据和或待写入的数据和CPU送来送来的地址的地址n存储电路由用存储电路由用48个个MOS管管组成，组成，集成度低、集成度低、结构复杂结构复杂n用用电路的结构保证存储的信息电路的结构保证存储的信息,只要不断电，只要不断电，内容不会丢失；内容不会丢失；不需要刷新不需要刷新n存取速度快，但价格较高存取速度快，但价格较高n一般用作一般用作高速缓冲存储器高速缓冲存储器高低分开高低分开多管构成多管

10、构成结构复杂结构复杂集成度低集成度低无需刷新无需刷新成本较高成本较高被选中时：被选中时：X=1, Y=1T5T6导通、导通、T7T8导通导通A点与点与I/O数据线接通数据线接通B点与点与I/O数据线接通数据线接通T1T2T3T4组成双稳态的触发器组成双稳态的触发器当当Tl管截止时，管截止时，A 为高为高B为低为低当当Tl管导通时，管导通时，A 为低为低B为高为高A与与B总是反相的总是反相的写入时写入时,将两个反相信号送将两个反相信号送A和和B;读可通过读可通过A或或B完成完成 常用常用 SRAM 芯片型号芯片型号型号型号容量容量型号型号容量容量61162K*8位位6212816K*8位位613

11、2，62324K*8位位62256，5C25632K*8位位6164，6264 3264，71648K*8位位64C512，7451264K*8位位6116芯片芯片6116是一种是一种20488位的高速静态位的高速静态CMOS随机存取存储器，随机存取存储器，其基本特征是：其基本特征是：（1）高速度）高速度存取时间为存取时间为100ns/120ns/150ns/200ns(分别以分别以6116-10、6116-12、6116-15、6116-20 为标志为标志)（2）低功耗）低功耗 运行时为运行时为150mW，空载时为，空载时为100mW（3）管脚引出与标准的）管脚引出与标准的2K8b的芯片（例

12、如的芯片（例如2716芯片）兼芯片）兼容容（5）完全静态）完全静态无需时钟脉冲与定时选通脉冲无需时钟脉冲与定时选通脉冲n数据线数据线：双向、三态：双向、三态 ，8条条 地址线地址线：11条条n控制线控制线：CS，OE，WE，24引脚引脚 存储容量为存储容量为 2KB列线只有列线只有4位；可编位；可编16根列线；因根列线；因6116是是8位存储的芯片，故一根列线控制位存储的芯片，故一根列线控制8位，即位，即一根列线一根列线(如如0101)，控制某一根行线，控制某一根行线(如如101 1010)上的上的8个位；这也还是一个个位；这也还是一个128*128的矩阵的矩阵;2K个存储单元个存储单元,各存

13、各存8位位128行行7条地址线寻址条地址线寻址可寻址可寻址128条行线条行线128列列4条地址线寻址共条地址线寻址共可寻址可寻址16条列线条列线1条列线将控制条列线将控制8列列即同时可读写即同时可读写8位位SRAM上的引脚信号上的引脚信号数据线：数据线： I/O0到到I/O7，由，由RAM中一个存储单元中一个存储单元的位数决定；的位数决定；地址线：地址线： A 0到到A 10，决定了，决定了RAM中存储单元个数；中存储单元个数；控制线：控制线： CE：片选，有效时，芯片才工作：片选，有效时，芯片才工作 WE：读写控制，为：读写控制，为0时写，为时写，为1时读时读 OE：输出控制，为：输出控制，

14、为0时，允许输出时，允许输出片选片选CS=0有效有效,表示被选中表示被选中由由CPU送来的地址信号经地址输入线送来的地址信号经地址输入线A10A0送入地送入地址锁存器址锁存器该地址被先后送入行该地址被先后送入行(7位位)、列、列(4位位)地址译码器地址译码器根据译码值，选中一个存储单元（根据译码值，选中一个存储单元（8位）的数据位）的数据待控制信号待控制信号OE=0时，被选中的数据被送至时，被选中的数据被送至I/O（数（数据）线上据）线上写入时，片选信号写入时，片选信号CS=0，表示选中该芯片，表示选中该芯片由由CPU送来的地址信号经地址输入线送来的地址信号经地址输入线A10A0送入地址锁存器

15、送入地址锁存器经经译码器译码，确定写入单元（译码器译码，确定写入单元（8位）的地址位）的地址当当WE=0,表示是写操作表示是写操作将此时将此时I/O线上的数据送入被选中的存储单元线上的数据送入被选中的存储单元6116工作方式真值表工作方式真值表n动态动态RAM：由一个或多个：由一个或多个MOS管组成基本存储单元，管组成基本存储单元，依靠依靠MOS管的栅极电容来存储信息，因为管的栅极电容来存储信息，因为栅极电阻高栅极电阻高，使信息可以在栅极上保留一段时间使信息可以在栅极上保留一段时间n但栅极电容上的信息还是要丢失的，因此动态但栅极电容上的信息还是要丢失的，因此动态RAM需需要要定时地刷新定时地刷

16、新n由于由于集成度高，成本低集成度高，成本低，适合制作大规模和超大规模集，适合制作大规模和超大规模集成电路成电路信号存储在电容信号存储在电容CS上上行选择信号有效时可以行选择信号有效时可以刷新刷新读出时列选择信号必须读出时列选择信号必须有效有效行线列线均行线列线均为为1时时，被选中被选中T1T2导通；导通；CS与与I/O线接通线接通写写：通过放大电路对：通过放大电路对CS，充电或放电，充电或放电读读：放大电路将检测：放大电路将检测CS，有无电菏流出，有无电菏流出n为了降低芯片的功耗，保证足够的集成度，减少芯片对为了降低芯片的功耗，保证足够的集成度，减少芯片对外封装引脚数目和便于刷新控制，外封装

17、引脚数目和便于刷新控制，DRAM芯片都设计成芯片都设计成位结构位结构形式，即形式，即每个存储单元只有一位数据位。每个存储单元只有一位数据位。n一个芯片上含有若干个存储单元，如一个芯片上含有若干个存储单元，如4K1位，位，8K1位，位，16K1位，位， 64K1位或位或256K1位等位等n2164是典型的芯片是典型的芯片n16引脚引脚n容量为：容量为：64K*1位位;4个个128*128的存储矩阵的存储矩阵n8条地址线条地址线;为实现为实现16位位(64K)的寻址的寻址,地址线地址线分分时复用时复用:n行地址选通信号行地址选通信号-送送8位行地址锁存器位行地址锁存器n列地址选通信号列地址选通信号

18、-送送8位列地址锁存器位列地址锁存器n基本特征基本特征n存取时间为存取时间为150ns/200ns（分别以（分别以2164A-15、2164A-20为标志）为标志）n低功耗，工作时最大为低功耗，工作时最大为275mW，维持时最，维持时最大为大为27.5mWn每每 2ms 需刷新一遍，每次刷新需刷新一遍，每次刷新512个存储单个存储单元，元，2ms内需有内需有128个刷新周期个刷新周期2164芯片的引脚芯片的引脚A0A7：8根地址引脚，用来接收根地址引脚，用来接收8 位的行、列地址位的行、列地址RAS：行地址选通信号，低电平有效：行地址选通信号，低电平有效CAS：列地址选通信号，低电平有效：列地

19、址选通信号，低电平有效WE ：写允许控制信号，输入：写允许控制信号，输入DIN：数据输入引脚，被写入的数据从此写入存储：数据输入引脚，被写入的数据从此写入存储DOUT：数据输出引脚，读出的数据从此输出到数据总线：数据输出引脚，读出的数据从此输出到数据总线VDD：+5V 电源引脚电源引脚Vss：接地引脚：接地引脚N/C：空引脚：空引脚无片选信号；以无片选信号；以RAS和和CAS替代替代 64Kbit的选择：的选择： 128 128 4 RA7和和CA74中选中选1RAS中的中的7位位CAS中的中的7位位 在行地址控制下刷新，每次刷新在行地址控制下刷新，每次刷新128 4 个单元个单元 RAS=0

20、，传行地址；，传行地址；CAS=0，传列地址，传列地址 读写控制信号读写控制信号 WE，当，当WE=1为读，为读，WE=0为写为写2164 DRAM 内部结构框图内部结构框图内存条是将若干片大容量的内存条是将若干片大容量的DRAM芯片芯片设计并组装在一个条形的印制电路板上设计并组装在一个条形的印制电路板上使用时只需将内存条插在主板的内存条使用时只需将内存条插在主板的内存条插座上即可插座上即可内存条按封装形式分为两类：内存条按封装形式分为两类：SIMM和和DIMM(单单/双列直插式存储模块双列直插式存储模块) n非易失性存储器，主要存放不经常修改的固定程序和数非易失性存储器，主要存放不经常修改的

21、固定程序和数据，如监控程序、据，如监控程序、PC机的机的BIOS程序等程序等n基本结构与基本结构与SRAM相似，但要解决相似，但要解决 “非易失非易失”问题问题n以以字节字节为基本单元为基本单元n有多种类型的有多种类型的ROM （解决解决“非易失非易失”问题的方法不同问题的方法不同）n掩膜掩膜ROM；可编程的只读存储器；可编程的只读存储器PROMn可擦除的可擦除的EPROM；电擦除的；电擦除的PROMP128 图图5-6掩模掩模ROM芯片所存储的信息是在芯片制芯片所存储的信息是在芯片制造生产时确定的，用户不能修改造生产时确定的，用户不能修改下图为下图为一个一个4 4位位MOS管的管的ROM的存

22、储的存储矩阵及存储内容矩阵及存储内容4 4位掩模位掩模ROM矩阵及存储内容矩阵及存储内容以字选线上有无管子，区分和存储信息以字选线上有无管子，区分和存储信息;制造时都有制造时都有,都是都是1;出出厂时作好厂时作好,或或1或或0;不可再更改不可再更改!D3D2D1D0字线字线00110字线字线10101字线字线21010字线字线30000字线与位线字线与位线n字线是存储单元的选择线字线是存储单元的选择线，由译码电路确定，当，由译码电路确定，当某条字线被选中后，为某条字线被选中后，为高电平状态高电平状态；此时，位线；此时，位线的高或低电平状态就是该位数据的值（的高或低电平状态就是该位数据的值（1或

23、或0）n位线是一个位的数据输出线位线是一个位的数据输出线（或高电平或低电平，（或高电平或低电平，或或1或或0） PROM芯片是允许用户编程一次的只读存储器芯片是允许用户编程一次的只读存储器 该功能的实现是由于结构元器件采用了该功能的实现是由于结构元器件采用了“串联在串联在电子管上的可熔断金属丝电子管上的可熔断金属丝” 编程时，由熔断脉冲电流使其熔断；一旦烧断将编程时，由熔断脉冲电流使其熔断；一旦烧断将不可不可“恢复恢复” 熔丝式熔丝式PROM芯片的基本存储电路如下页图所示芯片的基本存储电路如下页图所示初始状态为未烧断初始状态为未烧断,电路导通电路导通,位线反映的位线反映的数据为高电平数据为高电

24、平,”1”当烧断后当烧断后,电路不通电路不通,位线上的数据为低电位线上的数据为低电平平,”0” 不可重复不可重复,只断一次只断一次P128 P128 图图5-85-8EPROM的基本工作原理的基本工作原理 EPROM芯片为紫外线擦除可编程的芯片为紫外线擦除可编程的ROM芯片芯片 EPROM的编程方法与的编程方法与PROM不同，其信息的存储是不同，其信息的存储是通过通过电荷分布电荷分布来决定的，编程的过程实际上是一次来决定的，编程的过程实际上是一次电荷电荷注入注入的过程的过程编程结束，由于绝缘层的包围，注入的电荷编程结束，由于绝缘层的包围，注入的电荷无法泄漏无法泄漏，电荷分布维持不变。因而，存储

25、的信息在电源撤除后仍电荷分布维持不变。因而，存储的信息在电源撤除后仍不变，具有非易失性不变，具有非易失性出厂时浮栅上无电荷，出厂时浮栅上无电荷，D、S 间不导通，当字选线被选中为间不导通，当字选线被选中为高电平时，位线输出为高电平高电平时，位线输出为高电平1编程写入时，在高压电源和编程写入时，在高压电源和编程脉冲的作用下，电荷注入编程脉冲的作用下，电荷注入到浮栅上，形成导电沟道，从到浮栅上，形成导电沟道，从而使浮栅而使浮栅MOS管导通，输出为管导通，输出为低电平低电平0需要擦除时需要擦除时,可用紫外线照射可用紫外线照射,聚集的电荷聚集的电荷将获得较大能量，形成电流可穿过将获得较大能量，形成电流

26、可穿过PN结而结而泄漏，恢复原始状态，即高电平状态泄漏，恢复原始状态，即高电平状态“光照光照”需要专门的设备需要专门的设备,即擦除和重写需即擦除和重写需要使用专用设备要使用专用设备擦除并重写必须是擦除并重写必须是“整片整片”进行进行n紫外线光照射，紫外线光照射，平时需要盖住平时需要盖住! !典型典型EPROM芯片芯片Intel _Intel 2732A nIntel 2732A是一种是一种4K8bit的的EPROM n12条地址线条地址线A11A0n8条数据线条数据线O7O0。nCE为芯片允许信号，用来选择芯为芯片允许信号，用来选择芯片片nOE/VPP为输出允许信号，用来把输为输出允许信号，用

27、来把输出数据送上数据线出数据送上数据线n只有当这两条控制线同时有效时，只有当这两条控制线同时有效时，才能从输出端得到读出的数据才能从输出端得到读出的数据 OE2732A的工作方式的工作方式 n2732A有有6种工作方式种工作方式 n将信息写入将信息写入 EPROM 称为编程称为编程n需要：需要：- 写入电压：写入电压：VPP- 存储地址：存储地址：A12A0- 写入数据：写入数据： O7 O0 - 控制信号：控制信号：CE要解决的问题：要解决的问题：确定主存储器的结构确定主存储器的结构选择主存储器的组成芯片选择主存储器的组成芯片存储器芯片与系统总线的连接方式存储器芯片与系统总线的连接方式存储器

28、系统设计存储器系统设计n确定主存储器的结构：确定主存储器的结构：n首先应该确定整机首先应该确定整机存储容量存储容量，再根据需要确，再根据需要确定选用定选用存储芯片的类型和数量存储芯片的类型和数量n划分划分RAM、ROM区，画出区，画出地址分配图地址分配图n并根据地址分配图并根据地址分配图确定译码方法确定译码方法n最后选用合适器件，画出译码电路图最后选用合适器件，画出译码电路图存储器系统设计存储器系统设计 n存储器芯片的选择：存储器芯片的选择：n根据根据存储器的容量和芯片的容量决定需要存储存储器的容量和芯片的容量决定需要存储器芯片的数目：器芯片的数目：T=总容量总容量/单片容量单片容量注意：总容

29、量是存储器单元数注意：总容量是存储器单元数8如：如：64KB存储器需要存储器需要2164（64K1位）：位）：(64K8) / (64K1)=8片片n根据需要选择静态或动态根据需要选择静态或动态RAM主存主存一般由一片或多片存储芯片组成，选择主一般由一片或多片存储芯片组成，选择主存芯片一般要考虑以下几个方面的问题：存芯片一般要考虑以下几个方面的问题：各种芯片的各种芯片的应用特点，外部参数应用特点，外部参数芯片的芯片的读取速度与读取速度与CPU速度的配合一致速度的配合一致单个芯片的容量单个芯片的容量n存储芯片与存储芯片与CPU连接的实质是：连接的实质是：如何与如何与CPU的三大总线的三大总线之间

30、连接之间连接的问题的问题n应考虑的问题包括应考虑的问题包括nCPU总线的总线的负载能力负载能力nCPU时序与芯片存取时序与芯片存取速度速度的配合的配合n地址分配问题地址分配问题n片选片选的确定的确定nCPU地址总线的地址总线的译码译码方式方式n存储器的存储器的扩充扩充nCPU的总线负载能力是有限的的总线负载能力是有限的n对于较小系统，芯片可与对于较小系统，芯片可与CPU直接连接直接连接n对于较大系统，应增加对于较大系统，应增加驱动电路驱动电路或或设置缓设置缓冲区域冲区域，提高，提高CPU的负载能力的负载能力如果如果CPU的时序与存储器芯片的存取速度不能的时序与存储器芯片的存取速度不能良好匹配，

31、则应良好匹配，则应增加控制电路增加控制电路，以便在不能良，以便在不能良好匹配情况下，产生控制信号，好匹配情况下，产生控制信号，CPU将增加一将增加一个或若干个个或若干个TW周期。周期。主存储器设计主存储器设计n存储器地址分配存储器地址分配n对于对于8086CPU存储器地址和外设地址是分开考存储器地址和外设地址是分开考虑的虑的。但对有些。但对有些CPU，必须将存储器和外设的，必须将存储器和外设的地址统一考虑。地址统一考虑。n8086的的低端存储区低端存储区(00000H003FFH)是用作是用作中中断向量（地址）表断向量（地址）表，不能用作一般的程序区，不能用作一般的程序区n8086的的高端高端

32、(FFFF0H)是是复位后的程序入口复位后的程序入口，使，使用时必须要注意用时必须要注意主存储器设计主存储器设计n存储器芯片和存储器芯片和CPU的连接的连接n数据线数据线：CPU的数据总线和存储器的数据线直的数据总线和存储器的数据线直接连接。当存储器芯片的数据线接连接。当存储器芯片的数据线不足不足8位位时，需时，需要几个芯片要几个芯片并联并联，使数据线数目和，使数据线数目和CPU需要的需要的一致一致n存储器芯片并联时，存储器芯片并联时，地址线、控制线地址线、控制线是并联的，是并联的，但数据线是单独地接到数据总线但数据线是单独地接到数据总线n这时的要求是这时的要求是同样的地址能选中并联在一起的同

33、样的地址能选中并联在一起的几个芯片的同一个存储单元几个芯片的同一个存储单元主存储器设计主存储器设计n8086 CPU与存储器连接的控制信号主要有：地与存储器连接的控制信号主要有：地址锁存信号址锁存信号ALE、选择信号选择信号，读读/写信号写信号和准备和准备就绪信号就绪信号READY等，等，n存储器控制信号将与存储器控制信号将与CPU上述的一些对应信号上述的一些对应信号线相连线相连存储器构成示意例存储器构成示意例n主存储器的组成主存储器的组成芯片类型芯片类型和和数量数量确定后，需确定后，需要将要将CPU地址总线地址总线的位数按照一定原则和方的位数按照一定原则和方法分别安排和法分别安排和分配分配到

34、不同的到不同的各芯片各芯片中。中。n形成各芯片的地址空间形成各芯片的地址空间n地址空间的确定与地址译码直接相关地址空间的确定与地址译码直接相关n存储器是由多片存储芯片构成存储器是由多片存储芯片构成n在对存储单元寻址时，应在对存储单元寻址时，应首先选定是哪一片首先选定是哪一片n再从该芯片中选择其中的某一个单元再从该芯片中选择其中的某一个单元n前者称为前者称为“片选片选”；后者称为；后者称为“字选字选”n用用CPU地址总线的地址总线的低位低位实现实现“字选字选”n称为称为“芯片内部译码芯片内部译码”，由片内译码器完成，由片内译码器完成n用用CPU地址总线的地址总线的高位高位实现实现“片选片选”n称

35、为称为“芯片外部译码芯片外部译码”芯片外部译码的意义芯片外部译码的意义n将输入的一组二进制地址编码，变换为一个特定的控制将输入的一组二进制地址编码，变换为一个特定的控制信号，即：信号，即：将输入的将输入的CPU一组高位地址信号一组高位地址信号通过变换通过变换，产生一个有，产生一个有效的控制信号，效的控制信号，用于用于选中某一个存储器芯片，选中某一个存储器芯片，从而进一从而进一步确定该存储器芯片步确定该存储器芯片在内存中的地址范围。在内存中的地址范围。n译码方法可分为译码方法可分为n线选译码线选译码n专用译码器译码专用译码器译码n全地址译码全地址译码n部分地址译码部分地址译码线选直接译码线选直接

36、译码n线选法线选法就是用除就是用除片内寻址片内寻址外的外的高位地址线高位地址线直接直接分别接至各个存储芯片的片选端，当某地址线分别接至各个存储芯片的片选端，当某地址线信号为信号为“0”时，就选中与之对应的存储芯片时，就选中与之对应的存储芯片n特点：不需要地址译码器，线路简单，适用于特点：不需要地址译码器，线路简单，适用于连接存储芯片较少的场合连接存储芯片较少的场合线选译码举例线选译码举例线选译码线选译码n2764芯片内部地址译码需要芯片内部地址译码需要13条地址线条地址线n其余的其余的7条地址线只使用条地址线只使用A13 和和 A14，其他可取任意值，其他可取任意值n假定假定A15到到A19均

37、取均取0，则，则n1#2764的地址空间为的地址空间为 04000H05FFFHn2#2764的地址空间为的地址空间为 02000H03FFFHn允许取任意值，于是就会出现芯片地址空间上的允许取任意值，于是就会出现芯片地址空间上的“重叠重叠”A19A18A17A16A15A14A13A121/01/0计算地址空间范围的方法计算地址空间范围的方法n地址范围高地址线的取值地址范围高地址线的取值+片内的基本地址片内的基本地址n基本地址基本地址=片内地址线全取片内地址线全取0时的值时的值到到全取全取1时时的值的值线选译码举例线选译码举例2732芯片；芯片；4K*8位；位；12条地址线条地址线8088

38、CPU线选译码例线选译码例n四片存储器芯片的地址分别是：四片存储器芯片的地址分别是： A15 A14 A13 A12 A11 A0芯片地址芯片地址 1 1 1 0 0 0 E000H EFFFH1 1 1 1 0 1 0 0 D000H DFFFH1 1 1 0 1 1 0 0 B000H BFFFH1 1 0 1 1 1 0 0 7000H 7FFFH1 1地址重叠的意义地址重叠的意义nA19A16可取可取16种不同的组合，因此，每一片种不同的组合，因此，每一片2732都对应着都对应着16个不同的地址空间个不同的地址空间n这样多个存储地址可以选中同一个存储字的情这样多个存储地址可以选中同一个

39、存储字的情况称为况称为“地址重叠地址重叠”n2716容量为容量为2K8nA10A0直接相连直接相连nA19A11经译码，经译码，在在IO/M 低电平时低电平时产生片选产生片选 CEn芯片地址空间芯片地址空间: FF800H FFFFFH 3-8译码器简介译码器简介n74L138译码器译码器n16引脚引脚n8个译码输出引脚，低电平信号个译码输出引脚，低电平信号n6个信号输入引脚；只有个信号输入引脚；只有G1=1、G2A=0、G2B=0时，才允许时，才允许A、B、C输入并译码；共可产生输入并译码；共可产生8个译码输出个译码输出 Y0-Y7，均为低电平信号，均为低电平信号n3个输入信号，个输入信号，

40、8种译码输出种译码输出三个控三个控制端子制端子译码器真值表译码器真值表G1G2AG2BCBA输出输出100000Y0=0 其余均为其余均为1100001Y1=0 其余均为其余均为1100010Y2=0 其余均为其余均为1100011Y3=0 其余均为其余均为1100100Y4=0 其余均为其余均为1100101Y5=0 其余均为其余均为1100110Y6=0 其余均为其余均为1100111Y7=0 其余均为其余均为1其他值其他值均输出全均输出全1译码器译码输出译码器译码输出全地址译码全地址译码n用用全部的高位地址全部的高位地址信号作为译码信号，使得存储信号作为译码信号，使得存储器芯片的每一个单

41、元都占据器芯片的每一个单元都占据一个唯一的内存地址一个唯一的内存地址，而且地址是而且地址是连续连续的的存储器存储器芯片芯片译译码码器器低位地址低位地址高位地址高位地址全全部部地地址址片选信号片选信号全地址译码举例全地址译码举例8088 CPU全地址译码举例全地址译码举例n此时，单片此时，单片2764（8K8 位，位，EPROM）在）在高位地址高位地址A19A13=1110000时被选中，因此其时被选中，因此其拥有唯一地址范围为拥有唯一地址范围为0E0000H0E1FFFH部分地址译码部分地址译码n用多余地址线的用多余地址线的一部分一部分加到译码器，用译码器加到译码器，用译码器的输出控制存储器芯

42、片的片选端的输出控制存储器芯片的片选端n各芯片的地址各芯片的地址可以保证是可以保证是连续连续的的n由于还有一部分地址线没有参加寻址，这些地由于还有一部分地址线没有参加寻址，这些地址线的信号值可以是任意的；结果是使得每个址线的信号值可以是任意的；结果是使得每个芯片的芯片的地址区不是唯一的地址区不是唯一的，也就是存在着地址，也就是存在着地址的重叠区的重叠区部分地址译码举例（部分地址译码举例（5-8） 本例采用部分译码对本例采用部分译码对2个个2764芯片（芯片（8K8位）进行寻址位）进行寻址 地址总线的地址总线的A12A0与芯片的地址线对应相连，在译码器的与芯片的地址线对应相连，在译码器的输入端，

43、未使用高位地址线输入端，未使用高位地址线A19、A16，可以任意选择，可以任意选择0或或1 所以，每个芯片将同时具有所以，每个芯片将同时具有22=4个可用且不同的地址范围个可用且不同的地址范围部分地址译码部分地址译码举例（举例（5-8）n假设将未用的地址假设将未用的地址A19取值为取值为1，A16取值为取值为0。可以计算确定这可以计算确定这2片片2764所构成的存储地址空间所构成的存储地址空间范围分别为：范围分别为：n1#：80000H81FFFHn2#：84000H85FFFH 部分地址译码举例部分地址译码举例8088 CPU部分地址译码例部分地址译码例n设设“未用的地址线未用的地址线”取取

44、“0”，则四个存储器，则四个存储器芯片的地址范围为：芯片的地址范围为：n#1： 08000H087FFH n#2： 08800H08FFFH n#3： 09000H097FFH n#4： 0A000H0A7FFH部分地址译码举例部分地址译码举例n同一物理存储器占用两组地址：同一物理存储器占用两组地址： F0000HF1FFFH B0000HB1FFFH A18不参与译码；可取不参与译码；可取1或或0A19A17A16A15A14A13&1到6264CEnCPU的数据总线一般为的数据总线一般为8、16、32位；故存储器一般被位；故存储器一般被组织成为组织成为按字节组织的存储体按字节组织的

45、存储体n字长为字长为8位的位的CPU，需要一个存储体（，需要一个存储体（8088CPU）n字长为字长为16位的位的CPU，需要两个存储体（，需要两个存储体（8086CPU）n芯片的存储单元存储的数据位数一般为芯片的存储单元存储的数据位数一般为1、4、8位；而位；而且一个芯片的容量也是有限的且一个芯片的容量也是有限的n存储体是由存储体是由“存储器芯片存储器芯片” 经扩充而成的经扩充而成的n位扩充位扩充与与字扩充字扩充n芯片的位数不足一个字节芯片的位数不足一个字节n将多个芯片组成一组，地址线、片选线、读写控制信号将多个芯片组成一组，地址线、片选线、读写控制信号线线并连并连在一起，数据线独立连接到总线上在一起，数据线独立连接到总线上n合成一个字节的数据