数字电子技术期末复习题(1)

1、项目1 简单加法器电路的设计与测试一填空题1 方波信号在时间和幅值上是（ ）（离散/连续）的，语音信号在时间和幅值上是（ ）（离散/连续）的。2 在数字电路中，常用的计数制除十进制外，还有（ ）、（ ）、（ ）。3 数字1011B中数码0的权是（ ），数字345.2H中数码2的权是（ ）。4 （AA.B）H =（ ）D =（ ）B 5 （25.2）D =（ ）H =（ ）B 6 （1010.01） B =（ ）D =（ ）H7 常用的BCD码有（ ）、（ ）、（ ）等。8 8421BCD码是最常用的BCD码，它是采用（ ）位二进制数来表示（ ）位十进制数，符合通常人们的习惯。9 （24.25）

2、D =（ ）H =（ ）8421BCD 10 当异或门两路输入都为0时，门电路输出为（ ）。11 写出三变量函数所有的最小项（ ）、（ ）、（ ）、（ ）、（ ）、（ ）、（ ）、（ ），这些最小项相或的结果等于（ ），任意两个最小项相与的结果是（ ）。12 OC门称为（ ）门，多个OC门输出端并联到一起可实现（ ）功能。13 三态门的输出包括（ ）、（ ）和（ ）三种情况。14 用二输入与非门构成一个非门可将两个输入端（ ）或将其中一个输入端（ ）。15 下图中TTL门电路输出F应为（ ）。16使用数字电路综合测试设备和数字式万用表测试74LS125，并完成下列填空。当控制端时，当A=0时F

3、= ，当A=1时F= ；当控制端时，改变输入A的电压值，输出F （变化/不变），此状态被称为 。二化简：12三分析计算题1分析下列电路图的逻辑关系，并填写真值表、写出逻辑表达式。 2下图为74125和7404构成的电路，请根据输入波形画出输出波形。3 请用与、或、非门实现下列函数，。要求：写出具体步骤，包括卡诺图化简和具体电路图。4 试用74LS00和74LS86实现全加器逻辑功能。写出实现步骤，画出逻辑电路图。项目2 八人抢答器的设计与制作1半导体数码显示器的内部接法有两种形式：共 接法和共 接法。2对于共阴极接法的LED数码显示器，应采用 电平驱动的七段显示译码器。3组成组合逻辑电路的基本

4、单元电路是 。48421BCD码、5421BCD码、2421BCD码属于 码，余3BCD码属于 码。5全加器不仅考虑加数和被加数本位相加以及向高位进位，还要考虑与低位的 位相加。68421码是一种常用的BCD码，该码从左到右各位对应的权值分别为 ， 所以称为8421码。7组合逻辑电路的输出状态，仅与 状态有关，而与电路 状态无关。8译码器按其功能特点可分为 译码器和 译码器两大类。9分析下图给出的组合逻辑电路，此时数码管显示 。10. 当CD4511的=0时，无论其他输入端的状态如何变化，CD4511的输出端状态为 （0/1），LC5011所有笔画 （亮/不亮）。11. 当CD4511的=1、

5、=0时，无论其他输入端的状态如何变化，CD4511的 输出端状态为 （0/1），LC5011所有笔画 （亮/不亮）。12. 显示译码器的作用是将输入的 转换为能控制发光二极管（LED）显示器、液晶（LCD）显示器及荧光数码管等显示器件的信号，以实现数字及符号的显示。13.当74138的=0时，输出的状态为全 （0/1），电路 工作 （工作/不工作）。14. 当74138的+=1时，输出的状态为全 （0/1），电路 工作（工作/不工作）。15. 要保证74LS138正常工作，实现较少的信号控制较多开关的功能，需要同时满足= 、= 、= 的条件。16分析下图给出的组合逻辑电路，此时输出信号为 。1

6、7试分析下图的输出信号最简表达式 。18分析下图给出的组合逻辑电路，此时数码管显示 。19、用74LS139及门电路实现下列逻辑功能：=20用74LS138及门电路实现全加器逻辑功能。21用74LS138及门电路实现三人表决器逻辑功能。项目3 计数器的设计与调试一填空题：1. 时序逻辑电路的输出不仅与 有关，而且与 有关。2. 触发器是构成 逻辑电路的重要部分。时序逻辑电路是由 和 构成的。3. 触发器的两个输出端、，当时，我们称触发器处于 。4. 触发器有2个稳态，存储4位二进制信息要 个触发器。5. 由与非门构成的基本RS锁存器正常工作时有三种状态，分别是输出为 ， 输出为 ，输出为 。（

7、0状态/1状态/保持状态）。6. 与非门构成的基本RS锁存器输入状态不允许同时出现 。7. 与非门构成的基本RS锁存器的特征方程是 ，约束条件是 。8. 若将D触发器的D端连在端上，经99个脉冲后，它的次态Q（t+99）=1，则此时的现态Q（t）应为 。9. 假设将10KHz方波信号接在D触发器的时钟端，将D触发器的端和D端相连，则的信号的频率是 。10. 边沿D触发器的特征方程是 。11. 边沿JK触发器的特征方程是 。12. 在JK触发器中，当J0、K1时，触发器 。13. 在JK触发器中，当J1、K0时，触发器 。14. 在JK触发器中，当J0、K0时，触发器 。15. 在JK触发器中，

8、当J1、K1时，触发器 。16. 若将JK触发器转换为D触发器，则应将J端接 门的输入端，其输出端接入JK触发器的 端即可。17. 描述触发器逻辑功能的方法有 、 、 、 等几种。18. 所有时钟连在一起，同时使触发器状态发生变化的时序电路称为 。19. 一般情况下同步时序电路速度比异步时序电路要 （快/慢/相当）。20. 若要构成一个六进制计数器，最少用 个触发器，它有 个无效状态。21. 二进制计数器其模数为 ，N为构成计数器的 个数。22. 按照计数的数码变化升降，计数器可分为 和 。23. 74161异步清零端，当该输入端为低电平时，输出端为 （0/1），此时与时钟端CP状态 （上升沿

9、有关/下降沿有关/无关）。24. 计数器的清零端输入有效电平后，无论此时时钟状态如何，输出变零，这种方式称为 。25. 74161同步置数端，若使输出状态与预置输入端相同，则需要 和 共同作用。26. 74161与74160的共同点是 。27. 74161与74160的不同点是 。28. 74161与74163的共同点是 。29. 74161与74163的不同点是 。30. 74390内部有一个二进制计数器和一个五进制计数器，对其进行 （串接/并接）可构成十进制计数器。31. 74161、 74163、74160是 （同步/异步）计数器，74390是 （同步/异步）计数器，32. 复位法进行计

10、数器的模数变换时，其计数器的最小输出数为 。33. 若计数器的输出最小数可以不从0开始，则此计数器可用 （复位法/置数法）实现。34. 某计数器状态转换图如下该电路为_ _进制计数器,它有 个无效状态，电路_ 自启动。35. 实现任意模数计数器的方法有 、 、 。二分析设计题1下降沿触发的边沿JK触发器的输入波形如图所示。试画出输出Q的波形。设触发器初始状态为0。2上升沿触发D触发器的输入波形如图所示。试画出Q端波形。设触发器初始状态为0。3画出下图Q1端的波形。设触发器初始状态为0。设触发器初始状态为0。 4画出下图Q1端的波形。设触发器初始状态为0。设触发器初始状态为0。 5分析计数器功能，画出状态转移图。功能： 功能： 功能：6分析电路下列时序电路逻辑功能，写出输入输出方程、 状态方程、列出功能真值表、画出状态转移图。7D触发器组成的同步计数电路如图所示。分析电路功能，写出输入输出方程、 状态方程、列出功能真